与门仿真
@那贺3973：在verilog中四输入引脚的与门在仿真时提示无信号源是为什么? -
百具17796466868…… 程序和波形都正确.你现在做的是时序仿真,所以输出c出现了较大的延时.1.)你可以选择功能仿真,这样验证程序的正确性;2.)时序仿真的时候,它是真实的电信号传输而不再是纯逻辑的.一定要考虑信号的真实周期,传输时间,而不是随意定个譬如20G的时钟,1fs的上升沿等.总之要据你所知,尽量真实.
@那贺3973：与门在multisim中怎么找
百具17796466868…… 打开multisim软件,进入操作界面.点击“绘制”按键中的“元器件”.在“组”中选择“Basic”,“序列”中选择“SWITCH”.在“元器件”中选择要使用的开关型号,双击即可添加开关.整个操作界面就像一个电子实验工作台,绘制电路所需的元器件和仿真所需的测试仪器均可直接拖放到屏幕上,轻点鼠标可用导线将它们连接起来,软件仪器的控制面板和操作方式都与实物相似,测量数据、波形和特性曲线如同在真实仪器上看到的.
@那贺3973：multisim中与门的引脚悬空是高电平还是低电平? -
百具17796466868…… 推荐你使用这个开关,一般的元器件是不允许悬空的,悬空的话会使电路的干扰增大,特别是在大型电路中,一点点的干扰都会影响到电路的输出结果
@那贺3973：quartusII11.1sp1如何用modelsim SE6.5进行仿真?比如·我写一个与门的程序如何让modelsim显出波形? -
百具17796466868…… 其实很多程序进行功能验证都是需要书写Testbench得,就是测试激励,与门如果是a,b,z三个,module and2_1(z,a,b); output z; input a,b; assign z=a&b; endmodule 你可以这么写TB,可能还不习惯,但是必须要慢慢来!module and2_1_tb; wire z;...
@那贺3973：verilog中的时序仿真 -
百具17796466868…… 你可以这样理解功能仿真没有加入芯片参数所以得到的只是理论的波形时序仿真加入了芯片的参数(如延时等,实际应用时会产生一定的误差),得到的波形更接近实际的波形
@那贺3973：在multisim 中的与门的代号? -
百具17796466868…… 74ls08
@那贺3973：与门或门非门怎么在实际的电路,用什么集成芯片? -
百具17796466868…… 2输入四与门芯片74LS08 7432或门 74LS14非门 这个用protel画图的时候,从库里就能找到,我记得不清楚了,好像还有CD400X系列的也是或非,与非,与各种都有,多仿真下,就记得了
@那贺3973：Multisim中放置与门时要求选择的A、B、C、D是什么意思? -
百具17796466868…… 实际的与门芯片,比如74LS08,都是一个芯片里面集成多个与门单元电路的(74LS08是4个,如上图所示,自己可以看数据手册:http://pdf1.alldatasheet.com/datasheet-pdf/view/12619/ONSEMI/74LS08.html ),这些单元电路会被依次...
@那贺3973：为什么我用quartusII 进行时序仿真(timing)时的输出波形是有延时的?看图 -
百具17796466868…… 你可以把时间间隔放的长一些,end time 设成1ms,然后把波形视图缩小,时序仿真,就看不到延迟了
百具17796466868…… 程序和波形都正确.你现在做的是时序仿真,所以输出c出现了较大的延时.1.)你可以选择功能仿真,这样验证程序的正确性;2.)时序仿真的时候,它是真实的电信号传输而不再是纯逻辑的.一定要考虑信号的真实周期,传输时间,而不是随意定个譬如20G的时钟,1fs的上升沿等.总之要据你所知,尽量真实.
@那贺3973：与门在multisim中怎么找
百具17796466868…… 打开multisim软件,进入操作界面.点击“绘制”按键中的“元器件”.在“组”中选择“Basic”,“序列”中选择“SWITCH”.在“元器件”中选择要使用的开关型号,双击即可添加开关.整个操作界面就像一个电子实验工作台,绘制电路所需的元器件和仿真所需的测试仪器均可直接拖放到屏幕上,轻点鼠标可用导线将它们连接起来,软件仪器的控制面板和操作方式都与实物相似,测量数据、波形和特性曲线如同在真实仪器上看到的.
@那贺3973：multisim中与门的引脚悬空是高电平还是低电平? -
百具17796466868…… 推荐你使用这个开关,一般的元器件是不允许悬空的,悬空的话会使电路的干扰增大,特别是在大型电路中,一点点的干扰都会影响到电路的输出结果
@那贺3973：quartusII11.1sp1如何用modelsim SE6.5进行仿真?比如·我写一个与门的程序如何让modelsim显出波形? -
百具17796466868…… 其实很多程序进行功能验证都是需要书写Testbench得,就是测试激励,与门如果是a,b,z三个,module and2_1(z,a,b); output z; input a,b; assign z=a&b; endmodule 你可以这么写TB,可能还不习惯,但是必须要慢慢来!module and2_1_tb; wire z;...
@那贺3973：verilog中的时序仿真 -
百具17796466868…… 你可以这样理解功能仿真没有加入芯片参数所以得到的只是理论的波形时序仿真加入了芯片的参数(如延时等,实际应用时会产生一定的误差),得到的波形更接近实际的波形
@那贺3973：在multisim 中的与门的代号? -
百具17796466868…… 74ls08
@那贺3973：与门或门非门怎么在实际的电路,用什么集成芯片? -
百具17796466868…… 2输入四与门芯片74LS08 7432或门 74LS14非门 这个用protel画图的时候,从库里就能找到,我记得不清楚了,好像还有CD400X系列的也是或非,与非,与各种都有,多仿真下,就记得了
@那贺3973：Multisim中放置与门时要求选择的A、B、C、D是什么意思? -
百具17796466868…… 实际的与门芯片,比如74LS08,都是一个芯片里面集成多个与门单元电路的(74LS08是4个,如上图所示,自己可以看数据手册:http://pdf1.alldatasheet.com/datasheet-pdf/view/12619/ONSEMI/74LS08.html ),这些单元电路会被依次...
@那贺3973：为什么我用quartusII 进行时序仿真(timing)时的输出波形是有延时的?看图 -
百具17796466868…… 你可以把时间间隔放的长一些,end time 设成1ms,然后把波形视图缩小,时序仿真,就看不到延迟了
