全加器的实物接线方法
@段清3626：用全加器组成八位二进制代码奇偶校验器,电路应如何连接? -
郜栋19637275759…… 上图是一个8位二进制奇校验电路,由4个全加器组成,每个全加器有3个输入,那么3个全加器有9个输入,只用其中8个输入端,将多余的一个接地(逻辑0),3个全加器的输出端再接到第4个全家器的输入端,就构成了奇校验器. 如果要构成偶校验器的话,就把多余的一个全加器的输入端(上图中是第3个全加器的c_in端)接高电平(逻辑1)就行了.
@段清3626：用74LS138和与非门实现全加器 呼呼 电路图啊 接线图啊详细点呗 谢谢哈 - 作业帮
郜栋19637275759…… [答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器.全加器有3个输入端:a,b,ci;有2个输出端:s,co.与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7).这里可以把3-8译码器...
@段清3626：用74ls138设计一个全加器 - 作业帮
郜栋19637275759…… [答案] 设A为加数B为被加数 低位进位为Ci-1 和为S 进位为Ci A B Ci-1 S Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 ___________ — — — — S=Y1.Y2.Y4.Y7 ___________ — — — — Ci=Y3.Y5.Y6.Y7 接线图我就不帮你画了
@段清3626：急求74LS83全加器工作原理以及电路 -
郜栋19637275759…… 它的原理就是完成了两个4位二进制数的相加,同时会想高位产生出一个并行的进位信号.其电路结构可以参照74LS283,二者的功能表都是一样的.
@段清3626：试用74HC138实现一位“全加器”电路 -
郜栋19637275759…… 分别用ABC表示 两个加法位与一个进位写真值表 ABC HL 000 00 001 01 010 01 011 10 100 01 101 10 110 10 111 11 H= O3+O5+O6+O7 L= O1+O2+O4+O7 H为加法结果高位L为低位 这样用一个138加点或门就行了
@段清3626：一片74LS253和一片74LS04实现一位二进制全加器功能电路 -
郜栋19637275759…… 根据全加器真值表,可写出和S,高位进位CO的逻辑函数. A1A0作为两个输入变量,即加数和被加数A、B,D0~D3为第三个输入变量,即低位进位CI,1Y为全加器的和S,2Y全加器的高位进位CO,则可令数据选择器的输入为:A1=A,A0=B,1DO=1D3=CI,1D1=1D2=CI反,2D0=0,2D3=1,2D1=2D2=CI,1Q=S1,2Q=CO; 可以根据管脚所对应的连接电路
@段清3626：如何用74HC138实现一位“全加器”电路 -
郜栋19637275759…… 只能从网上找到这些资料了,别的就不懂了 一位全加器(FA)的逻辑表达式为:Fi=Ai⊕Bi⊕CiCi+1=AiBi+BiCi+CiAi如果将全加器的输入置换成Ai和Bi的组合函数Xi和Yi(S0…S3控制),然后再将Xi,Yi和进位数通过全加器进行全加,就是ALU的逻辑结构结构.即 Xi=f(Ai,Bi)Yi=f(Ai,Bi)不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算.
@段清3626：74h138实现一位全加器? 在线等,急求!要电路图,不要原理的 -
郜栋19637275759…… 先纠正一下,不是74H138,没有这个型号的器件,应该是74HC138(3-8译码器). 单用一片74HC138无法实现全加器功能,还要加一片双通道的4输入与非门(74HC20).实用电路如下图——
@段清3626：求用两片74ls138设计一个全加器的电路图?? -
郜栋19637275759…… 不用两片74LS138呀,只用一片74LS138和一片74LS20就能搞定了.
@段清3626：如何用3/8线译码器74LS138完成全加器的功能 -
郜栋19637275759…… 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7). 这里可以把3-8译码器的3个数据...
郜栋19637275759…… 上图是一个8位二进制奇校验电路,由4个全加器组成,每个全加器有3个输入,那么3个全加器有9个输入,只用其中8个输入端,将多余的一个接地(逻辑0),3个全加器的输出端再接到第4个全家器的输入端,就构成了奇校验器. 如果要构成偶校验器的话,就把多余的一个全加器的输入端(上图中是第3个全加器的c_in端)接高电平(逻辑1)就行了.
@段清3626：用74LS138和与非门实现全加器 呼呼 电路图啊 接线图啊详细点呗 谢谢哈 - 作业帮
郜栋19637275759…… [答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器.全加器有3个输入端:a,b,ci;有2个输出端:s,co.与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7).这里可以把3-8译码器...
@段清3626：用74ls138设计一个全加器 - 作业帮
郜栋19637275759…… [答案] 设A为加数B为被加数 低位进位为Ci-1 和为S 进位为Ci A B Ci-1 S Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 ___________ — — — — S=Y1.Y2.Y4.Y7 ___________ — — — — Ci=Y3.Y5.Y6.Y7 接线图我就不帮你画了
@段清3626：急求74LS83全加器工作原理以及电路 -
郜栋19637275759…… 它的原理就是完成了两个4位二进制数的相加,同时会想高位产生出一个并行的进位信号.其电路结构可以参照74LS283,二者的功能表都是一样的.
@段清3626：试用74HC138实现一位“全加器”电路 -
郜栋19637275759…… 分别用ABC表示 两个加法位与一个进位写真值表 ABC HL 000 00 001 01 010 01 011 10 100 01 101 10 110 10 111 11 H= O3+O5+O6+O7 L= O1+O2+O4+O7 H为加法结果高位L为低位 这样用一个138加点或门就行了
@段清3626：一片74LS253和一片74LS04实现一位二进制全加器功能电路 -
郜栋19637275759…… 根据全加器真值表,可写出和S,高位进位CO的逻辑函数. A1A0作为两个输入变量,即加数和被加数A、B,D0~D3为第三个输入变量,即低位进位CI,1Y为全加器的和S,2Y全加器的高位进位CO,则可令数据选择器的输入为:A1=A,A0=B,1DO=1D3=CI,1D1=1D2=CI反,2D0=0,2D3=1,2D1=2D2=CI,1Q=S1,2Q=CO; 可以根据管脚所对应的连接电路
@段清3626：如何用74HC138实现一位“全加器”电路 -
郜栋19637275759…… 只能从网上找到这些资料了,别的就不懂了 一位全加器(FA)的逻辑表达式为:Fi=Ai⊕Bi⊕CiCi+1=AiBi+BiCi+CiAi如果将全加器的输入置换成Ai和Bi的组合函数Xi和Yi(S0…S3控制),然后再将Xi,Yi和进位数通过全加器进行全加,就是ALU的逻辑结构结构.即 Xi=f(Ai,Bi)Yi=f(Ai,Bi)不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算.
@段清3626：74h138实现一位全加器? 在线等,急求!要电路图,不要原理的 -
郜栋19637275759…… 先纠正一下,不是74H138,没有这个型号的器件,应该是74HC138(3-8译码器). 单用一片74HC138无法实现全加器功能,还要加一片双通道的4输入与非门(74HC20).实用电路如下图——
@段清3626：求用两片74ls138设计一个全加器的电路图?? -
郜栋19637275759…… 不用两片74LS138呀,只用一片74LS138和一片74LS20就能搞定了.
@段清3626：如何用3/8线译码器74LS138完成全加器的功能 -
郜栋19637275759…… 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7). 这里可以把3-8译码器的3个数据...
