十进制计数器电路图
@宦宋3793：什么是十进制计数器 逻辑电路图是什么样子的 -
廖彩19270586942…… 同步十进制计数器原理 二进制计数器结构简单,但是读数不习惯,所以在有些场合采用十进制计数器较为方便.十进制计数器是在二进制计数器的基础上得出的,用四位二进制数来代表十进制的每一位数,所以也称为二-十进制计数器. 本文来自: DZ3W.COM 原文网址:http://www.dz3w.com/info/digital/0079750.html http://www.dz3w.com/info/digital/0079750.html
@宦宋3793：求设计知道:两位十进制数加减1的电路图. -
廖彩19270586942…… 用两片74LS168就可以搞定了,74LS168是十进制加/减计数器.图中CLK是时钟脉冲,U/D是加/减控制端,低电平为减法,高电平为加法.
@宦宋3793：试用异步十进制计数器74LS90设计一个三百五十六进制计数器,画出接线电路图. -
廖彩19270586942…… 十进制356=二进制101100100 把74LS90做成10进制计数,用3片74LS90采用级连方式,最后一片的Q1--Q3不用,当计数的结果为101100100时,用这个数使一个门电路输出为1,再将这个1输到所有74LS90的R01 R02清零.
@宦宋3793：利用反馈置位法和反馈抚慰法用74LS161构成十进制计数器? -
廖彩19270586942…… CT74LS290型二-五-十进制计数器的逻辑图,外引线排列图和功能表. 和是清零输入端,和是置“9“输入端 而后逐步由现状态分析下一状态(从初始状态“0000“开始),一直分析到恢复”0000“为止.可知为8421码十进制计数器
@宦宋3793：数字逻辑实验 13进制计数器,用2个74LS192芯片连接,给个电路图,最好标好管脚,谢谢 -
廖彩19270586942…… 74LS192是十进制计数器,满十产生进位,就用这个进位信号作为第二个74LS192芯片的计数脉冲,如果计数脉冲是采用二级同步的,这个进位信号也可作为第二个74LS192芯片的最低位(P0,或D0)的输入信号,再把第二级输出的Q0(十位=1)和第一级输出的Q0、Q1(个位=11)信号相与,产生复位两级计数器的信号,也就是计数到13后,便复位到0了.
@宦宋3793：如何使用74ls192n设计78进制电路图 -
廖彩19270586942…… 74LS192是十进制计数器,要用两片74LS192设计78进制计数器,利用计数到78,产生 一个复位信号,加到两个计数器的清0引脚上,使计数器回0,实现改制.但是,78并看不到,最大数是77,下图就是逻辑图,也是仿真图,是计数到最大数77的截图.你不用画两个数码管,那是显示仿真效果的.
@宦宋3793：求十进制减法计数器电路设计用D或JK触发器设计一个2位十进制减法计数器电路.4个按键表示减数,差用以为数码管显示,借位用一只LED表示.有仿真图和... - 作业帮
廖彩19270586942…… [答案] 我数字电路刚好把计数器那一章学完了,还做过了试验 用两片CC40192组成两位十进制减法计数器,输入1Hz连续技术脉冲,进行由99-00累减计数,图我不知道在电脑上怎么画,只好口述了,CC40192是16接口的,端口对应:1-D1,2-Q1,3-Q0,4-...
@宦宋3793：怎样用74161设计一个模十计数器(十进制加法计数器) ,来个电路图 - 作业帮
廖彩19270586942…… [答案] 这个东西,不难啊,查一手册不就知道了,真懒 给你参考
@宦宋3793：数字电路问题 设计十进制计数器 用一片十六进制加法计数器74161设计一个带进位输出的从1计到10的十进制计数器.写出设计方法,画出设计方法,画出逻辑... - 作业帮
廖彩19270586942…… [答案] 同步置数法,当记到10的时候(1010),用个或门,与非门得到低电平给异步置数端置1从新计数.
@宦宋3793：设计一个十进制的计数器 -
廖彩19270586942…… 二进制的一个就行,来一个脉冲触发器的状态翻转. 八进制的需要三个串联. 十进制的和十六进制的差不多,需要四个.十进制的需要在计数满十后,利用逻辑门将计数器清零.
廖彩19270586942…… 同步十进制计数器原理 二进制计数器结构简单,但是读数不习惯,所以在有些场合采用十进制计数器较为方便.十进制计数器是在二进制计数器的基础上得出的,用四位二进制数来代表十进制的每一位数,所以也称为二-十进制计数器. 本文来自: DZ3W.COM 原文网址:http://www.dz3w.com/info/digital/0079750.html http://www.dz3w.com/info/digital/0079750.html
@宦宋3793：求设计知道:两位十进制数加减1的电路图. -
廖彩19270586942…… 用两片74LS168就可以搞定了,74LS168是十进制加/减计数器.图中CLK是时钟脉冲,U/D是加/减控制端,低电平为减法,高电平为加法.
@宦宋3793：试用异步十进制计数器74LS90设计一个三百五十六进制计数器,画出接线电路图. -
廖彩19270586942…… 十进制356=二进制101100100 把74LS90做成10进制计数,用3片74LS90采用级连方式,最后一片的Q1--Q3不用,当计数的结果为101100100时,用这个数使一个门电路输出为1,再将这个1输到所有74LS90的R01 R02清零.
@宦宋3793：利用反馈置位法和反馈抚慰法用74LS161构成十进制计数器? -
廖彩19270586942…… CT74LS290型二-五-十进制计数器的逻辑图,外引线排列图和功能表. 和是清零输入端,和是置“9“输入端 而后逐步由现状态分析下一状态(从初始状态“0000“开始),一直分析到恢复”0000“为止.可知为8421码十进制计数器
@宦宋3793：数字逻辑实验 13进制计数器,用2个74LS192芯片连接,给个电路图,最好标好管脚,谢谢 -
廖彩19270586942…… 74LS192是十进制计数器,满十产生进位,就用这个进位信号作为第二个74LS192芯片的计数脉冲,如果计数脉冲是采用二级同步的,这个进位信号也可作为第二个74LS192芯片的最低位(P0,或D0)的输入信号,再把第二级输出的Q0(十位=1)和第一级输出的Q0、Q1(个位=11)信号相与,产生复位两级计数器的信号,也就是计数到13后,便复位到0了.
@宦宋3793：如何使用74ls192n设计78进制电路图 -
廖彩19270586942…… 74LS192是十进制计数器,要用两片74LS192设计78进制计数器,利用计数到78,产生 一个复位信号,加到两个计数器的清0引脚上,使计数器回0,实现改制.但是,78并看不到,最大数是77,下图就是逻辑图,也是仿真图,是计数到最大数77的截图.你不用画两个数码管,那是显示仿真效果的.
@宦宋3793：求十进制减法计数器电路设计用D或JK触发器设计一个2位十进制减法计数器电路.4个按键表示减数,差用以为数码管显示,借位用一只LED表示.有仿真图和... - 作业帮
廖彩19270586942…… [答案] 我数字电路刚好把计数器那一章学完了,还做过了试验 用两片CC40192组成两位十进制减法计数器,输入1Hz连续技术脉冲,进行由99-00累减计数,图我不知道在电脑上怎么画,只好口述了,CC40192是16接口的,端口对应:1-D1,2-Q1,3-Q0,4-...
@宦宋3793：怎样用74161设计一个模十计数器(十进制加法计数器) ,来个电路图 - 作业帮
廖彩19270586942…… [答案] 这个东西,不难啊,查一手册不就知道了,真懒 给你参考
@宦宋3793：数字电路问题 设计十进制计数器 用一片十六进制加法计数器74161设计一个带进位输出的从1计到10的十进制计数器.写出设计方法,画出设计方法,画出逻辑... - 作业帮
廖彩19270586942…… [答案] 同步置数法,当记到10的时候(1010),用个或门,与非门得到低电平给异步置数端置1从新计数.
@宦宋3793：设计一个十进制的计数器 -
廖彩19270586942…… 二进制的一个就行,来一个脉冲触发器的状态翻转. 八进制的需要三个串联. 十进制的和十六进制的差不多,需要四个.十进制的需要在计数满十后,利用逻辑门将计数器清零.
