74ls138接线电路图
@仲彦3395：用74LS138设计一个电路图实现函数F=AB+BC -
干齿19495121144…… G1接电源, G2A和G2B接地, A=A0, B=A1, C=A2;F=AB+/B*C, F=Y3+Y4+Y5+Y7. 我没有其它好办法了.
@仲彦3395：将两个集成芯片74ls138组合成一个4线—16线译码器的电路图.... -
干齿19495121144…… 非门应该移至左面的74LS138的6脚输入端,参考下图:
@仲彦3395：用三片3线 - 8线74ls138组成5线 - 24线译码器 -
干齿19495121144…… 用三片3线-8线74ls138组成5线-24线译码器,74LS138有三条选择输入线既 A,B,C.片脚为脚1,脚2,脚3.把三片74LS138的A,B,C,分别并联在一起,既每条线上连有3个A,3个B,3个C.这样,占去了5条线的3条.还剩两条线,用于控制三片74LS...
@仲彦3395：用74LS138设计译码电路,分别选中4片2764和2片6264 -
干齿19495121144…… 连接,以地址线选通方式为例74LS138的G1接高电平,G2A和G2B接地16位地址线的最高三位A13,A14,A15分别接74LS138的选择输入A,B,C74LS138的Y1接第一片6264的CE1(20脚),6264的CE2(26脚)接高电平74LS138的Y2接第二片6264的...
@仲彦3395：用74LS138和与非门实现全加器 呼呼 电路图啊 接线图啊详细点呗 谢谢哈 - 作业帮
干齿19495121144…… [答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器.全加器有3个输入端:a,b,ci;有2个输出端:s,co.与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7).这里可以把3-8译码器...
@仲彦3395：74ls138正常工作时g1,g2a,g2b分别连什么线 -
干齿19495121144…… 74ls138正常工作时g1,g2a,g2b连接控制线使得,g1=H(高电平),g2a=L,g2b=L(L为低电平).
@仲彦3395：用3/8译码器74LS138和门电路构成全加器,写出逻辑表达式,画出电路图, - 作业帮
干齿19495121144…… [答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8... 0 0 4 1 0 1 0 1 5 0 1 1 1 0 6 0 1 1 1 1 7 1 1 根据上面的真值表,可以设计出电路图: 将3-8译码器的输出OUT(1、2、4、7)作...
@仲彦3395：用74LS138器件设计逻辑函数Y=(非)CA(非)B+(非)A(非)C+BC ,求具体电路图啊谢谢,给分 -
干齿19495121144…… Y=AB'C'+A'C'(B+B')+(A+A')BC=AB'C'+A'BC'+A'B'C'+ABC+A'BC=Y4+Y2+Y0+Y7+Y3 将138的输出0 2 3 4 7脚接一个与非门即可提问者评价 请问是将138器件的0 2 3 4 7脚全部接在一个与非门上还是分别接一个与非门呢啊?74LS11是三个3输入与门 Y0Y2Y3接一个与门 它的输出与Y4Y7再接一个与门 这时候的输出接74LS04非门 得到最终的Y 真值表只能自己列写了 只能帮你到这一步 上次你是评价不是追问 所以没法继续回答
@仲彦3395：用74LS138设计一个译码电路,分别选4片2864,列出各芯片占的地址空间范围 -
干齿19495121144…… 2864的寻址范围是0~8192,74LS138是三八线译码器,分选4片2864,若取前4位译码输出,个芯片的地址空间(假设偏移地址为0x0000)为: 0x0000~0x1FFF; 0x2000~0x3FFF; 0x4000~0x5FFF; 0x6000~0x7FFF.
@仲彦3395：我们用74LS138和74lS160驱动8*8LeD点阵式的显示,电路图应该是咋样的啊,求解啊 -
干齿19495121144…… 74LS160是二(十)进制计数器,74LS138是三八线驱动器,用多个74LS138并行输出,前面的74LS160的ABCD输出端接一个8421码—三线转换器,再接74LS138
干齿19495121144…… G1接电源, G2A和G2B接地, A=A0, B=A1, C=A2;F=AB+/B*C, F=Y3+Y4+Y5+Y7. 我没有其它好办法了.
@仲彦3395：将两个集成芯片74ls138组合成一个4线—16线译码器的电路图.... -
干齿19495121144…… 非门应该移至左面的74LS138的6脚输入端,参考下图:
@仲彦3395：用三片3线 - 8线74ls138组成5线 - 24线译码器 -
干齿19495121144…… 用三片3线-8线74ls138组成5线-24线译码器,74LS138有三条选择输入线既 A,B,C.片脚为脚1,脚2,脚3.把三片74LS138的A,B,C,分别并联在一起,既每条线上连有3个A,3个B,3个C.这样,占去了5条线的3条.还剩两条线,用于控制三片74LS...
@仲彦3395：用74LS138设计译码电路,分别选中4片2764和2片6264 -
干齿19495121144…… 连接,以地址线选通方式为例74LS138的G1接高电平,G2A和G2B接地16位地址线的最高三位A13,A14,A15分别接74LS138的选择输入A,B,C74LS138的Y1接第一片6264的CE1(20脚),6264的CE2(26脚)接高电平74LS138的Y2接第二片6264的...
@仲彦3395：用74LS138和与非门实现全加器 呼呼 电路图啊 接线图啊详细点呗 谢谢哈 - 作业帮
干齿19495121144…… [答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器.全加器有3个输入端:a,b,ci;有2个输出端:s,co.与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7).这里可以把3-8译码器...
@仲彦3395：74ls138正常工作时g1,g2a,g2b分别连什么线 -
干齿19495121144…… 74ls138正常工作时g1,g2a,g2b连接控制线使得,g1=H(高电平),g2a=L,g2b=L(L为低电平).
@仲彦3395：用3/8译码器74LS138和门电路构成全加器,写出逻辑表达式,画出电路图, - 作业帮
干齿19495121144…… [答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8... 0 0 4 1 0 1 0 1 5 0 1 1 1 0 6 0 1 1 1 1 7 1 1 根据上面的真值表,可以设计出电路图: 将3-8译码器的输出OUT(1、2、4、7)作...
@仲彦3395：用74LS138器件设计逻辑函数Y=(非)CA(非)B+(非)A(非)C+BC ,求具体电路图啊谢谢,给分 -
干齿19495121144…… Y=AB'C'+A'C'(B+B')+(A+A')BC=AB'C'+A'BC'+A'B'C'+ABC+A'BC=Y4+Y2+Y0+Y7+Y3 将138的输出0 2 3 4 7脚接一个与非门即可提问者评价 请问是将138器件的0 2 3 4 7脚全部接在一个与非门上还是分别接一个与非门呢啊?74LS11是三个3输入与门 Y0Y2Y3接一个与门 它的输出与Y4Y7再接一个与门 这时候的输出接74LS04非门 得到最终的Y 真值表只能自己列写了 只能帮你到这一步 上次你是评价不是追问 所以没法继续回答
@仲彦3395：用74LS138设计一个译码电路,分别选4片2864,列出各芯片占的地址空间范围 -
干齿19495121144…… 2864的寻址范围是0~8192,74LS138是三八线译码器,分选4片2864,若取前4位译码输出,个芯片的地址空间(假设偏移地址为0x0000)为: 0x0000~0x1FFF; 0x2000~0x3FFF; 0x4000~0x5FFF; 0x6000~0x7FFF.
@仲彦3395：我们用74LS138和74lS160驱动8*8LeD点阵式的显示,电路图应该是咋样的啊,求解啊 -
干齿19495121144…… 74LS160是二(十)进制计数器,74LS138是三八线驱动器,用多个74LS138并行输出,前面的74LS160的ABCD输出端接一个8421码—三线转换器,再接74LS138
