74ls192计数器电路图

@太柳758：怎样利用74LS192做成19进制的加法计数器 -
贾昆18734517531…… 低位计数器输出Qo、Qi、Q2、Q3分别提供0.1V、0.2V、0.4V、0.8V的控制信号;高位计数器输出Qo. Qi、Q2、Q3分别提供1V、2V、4V、8V的控制信号.采用按键作为步进加、步进减的控制按钮;为了防止在按钮过程中出现振铃现象,在计数器加计数、减计数时钟脉冲端与加、减计数按钮之间接入施密特触发器74 LS14,以消除振铃现象.预置数选通端可以接拨码开关,以实现预置数的设置;用开关控制预置数选通端的选通状态,开关闭合时预置数选通端为低电平,选通端有效,预置数送到输出端;开关断开时预置数选通端为高电平,选通端无效,不能将预置数送到输出端由两个74LS192级联构成两位十进制计数器的电路如下图所示.

@太柳758：急求74ls192设计59位加法计数器,从0加到58!电路图
贾昆18734517531…… 需要两个74ls192芯片构成,个位计数器计数脉冲从5脚输入,进位12脚输出,作为十位计数器计数脉冲,即连接到5脚;如果不加限制,则此电路,就构成一个0--100的计数器;另外加个四与门(或四与非门 非门),根据限定条件:个位计数器输出 8 =1000=Q3,(或是 9=1001=Q0*Q3),十位计数器输出 5 =0101=Q0*Q2,因此将所说的Q0、Q2、Q3相与,其输出接两个芯片的14脚(MR),作为复位信号,高电平有效.

@太柳758：如何使用74ls192n设计78进制电路图 -
贾昆18734517531…… 74LS192是十进制计数器,要用两片74LS192设计78进制计数器,利用计数到78,产生 一个复位信号,加到两个计数器的清0引脚上,使计数器回0,实现改制.但是,78并看不到,最大数是77,下图就是逻辑图,也是仿真图,是计数到最大数77的截图.你不用画两个数码管,那是显示仿真效果的.

@太柳758：用74LS192构成的二十一进制加法计数器怎么设计 -
贾昆18734517531…… 要用两片74LS192构成二十一进制加法计数器,只要改制为21进制即可.采用反馈清0法,当计数到21时产生复位清0信号,加到两片计数器的MR端即可,使计数器回0.

@太柳758：74ls192的减法计数器 -
贾昆18734517531…… 11脚是预置用的,也就是说,你要预置的话,11脚是要低电平的,它是低电平有效的 ABCD是置数的值,是二进制的 你想要80的计数器的话,11是先要一个低电平,置数之后就要变成高电平,因为11脚一直是低电平的话,计数器是不工作的

@太柳758：数字逻辑实验 13进制计数器,用2个74LS192芯片连接,给个电路图,最好标好管脚,谢谢 -
贾昆18734517531…… 74LS192是十进制计数器,满十产生进位,就用这个进位信号作为第二个74LS192芯片的计数脉冲,如果计数脉冲是采用二级同步的,这个进位信号也可作为第二个74LS192芯片的最低位(P0,或D0)的输入信号,再把第二级输出的Q0(十位=1)和第一级输出的Q0、Q1(个位=11)信号相与,产生复位两级计数器的信号,也就是计数到13后,便复位到0了.

@太柳758：试设计出用74LS192组成的六进制计数器逻辑电路图 -
贾昆18734517531…… 实现的效果应该是QD-QC-QB-QA = 0101时,触发器清0,也就是这时将CLR置1QA和QB相与的结果接CLRLOAD接VCC这样试试看?网上搜的74ls192功能表不知道一样不,你试下吧

@太柳758：用74LS192设计一个六十七进制加计数器 设计要求: 显示直观 加上译码显示驱动电路 原理图, -
贾昆18734517531…… 你好!你确定是 67 进制,那最后是几位显示

@太柳758：求教74LS192构成3秒倒数的电路图,只要3,2,1,不要0的,用的是Multisim仿真软件,急求!! -
贾昆18734517531…… 将74LS192的D0D1置1,D2D3置0,借位输出端(13脚)连接到预置数端(11脚)就是了;