d触发器是组合逻辑电路吗

@郁爬6450：触发器组成的电路是组合逻辑电路还是时序逻辑电路,为什么? -
郁霄19444873536…… 组合逻辑电路,只和当前的输入值有关;

@郁爬6450：什么是组合逻辑电路 - 作业帮
郁霄19444873536…… [答案] 一般不需要时钟参与的都是组合逻辑,比如与非门,靠时钟触发的一般叫时序逻辑,比如D触发器

@郁爬6450：为什么触发器可以组成时序逻辑电路 -
郁霄19444873536…… 这个问题应该怎么说呢,通俗的来讲触发器也是由“逻辑门”和导线组成的,其实触发器完完全全可以看成是一个组合逻辑电路,只不过逻辑电路的输入信号变成了激励,比如说J-K触发器的JK端.当JK出现不同组合的时候这个逻辑电路就会输...

@郁爬6450：在verilog语法中的reg到底对应的是什么触发器,为什么在组合逻辑中也使用了reg却没有时钟信号? -
郁霄19444873536…… reg是d触发器. 组合逻辑电路本来就跟时钟没有关系,一般组合逻辑的输出用wire定义,线网类型.

@郁爬6450：什么是组合逻辑电路 -
郁霄19444873536…… 一般不需要时钟参与的都是组合逻辑,比如与非门,靠时钟触发的一般叫时序逻辑,比如D触发器

@郁爬6450：什么是数字集成电路IC -
郁霄19444873536…… 数字集成电路IC很多,主要有: 1、门电路和组合逻辑电路:与门电路、或门电路、与非门电路、编码器、译码器等. 2、触发器和时序逻辑电路:D触发器、JK触发器、计数器、寄存器等. 3、混合集成电路:时基电路、AD/DA转换电路等.