用74hc138设计一位全加器
@荆容3103：用3线 - 8线译码器74HC138和门电路设计一个全加器组合逻辑电路设计 答得完整且正确另加分 - 作业帮
郭裘17191003607…… [答案] 全加器逻辑表达式为:
@荆容3103：试用74HC138实现一位“全加器”电路 -
郭裘17191003607…… 分别用ABC表示 两个加法位与一个进位写真值表 ABC HL 000 00 001 01 010 01 011 10 100 01 101 10 110 10 111 11 H= O3+O5+O6+O7 L= O1+O2+O4+O7 H为加法结果高位L为低位 这样用一个138加点或门就行了
@荆容3103：如何用74HC138实现一位“全加器”电路 -
郭裘17191003607…… 只能从网上找到这些资料了,别的就不懂了 一位全加器(FA)的逻辑表达式为:Fi=Ai⊕Bi⊕CiCi+1=AiBi+BiCi+CiAi如果将全加器的输入置换成Ai和Bi的组合函数Xi和Yi(S0…S3控制),然后再将Xi,Yi和进位数通过全加器进行全加,就是ALU的逻辑结构结构.即 Xi=f(Ai,Bi)Yi=f(Ai,Bi)不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算.
@荆容3103：74h138实现一位全加器? 在线等,急求!要电路图,不要原理的 -
郭裘17191003607…… 先纠正一下,不是74H138,没有这个型号的器件,应该是74HC138(3-8译码器). 单用一片74HC138无法实现全加器功能,还要加一片双通道的4输入与非门(74HC20).实用电路如下图——
@荆容3103：用74ls138设计一个全加器 - 作业帮
郭裘17191003607…… [答案] 设A为加数B为被加数 低位进位为Ci-1 和为S 进位为Ci A B Ci-1 S Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 ___________ — — — — S=Y1.Y2.Y4.Y7 ___________ — — — — Ci=Y3.Y5.Y6.Y7 接线图我就不帮你画了
@荆容3103：用74ls138设计一个全加器 -
郭裘17191003607…… Y4.Y5.Y7 ___________ — — — — Ci=Y3.Y6设A为加数B为被加数 低位进位为Ci-1 和为S 进位为Ci A B Ci-1 S Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 ___________ — — — — S=Y1.Y2
@荆容3103：如何用3/8线译码器74LS138完成全加器的功能 -
郭裘17191003607…… 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7). 这里可以把3-8译码器的3个数据...
@荆容3103：求用两片74ls138设计一个全加器的电路图?? -
郭裘17191003607…… 不用两片74LS138呀,只用一片74LS138和一片74LS20就能搞定了.
@荆容3103：设计一位全加器 ,74ls138 +2个四输入与非门构成的全加器,用vhdl语言设计程序. -
郭裘17191003607…… ENTITY adder IS PORT(a,b,c: IN bit; s,c0: OUT bit); END adder; ARCHITECTURE one OF adder IS SIGNAL y_n:bit_vector(7 DOWNTO 0); BEGIN decoder:PROCESS(a,b,c) VARIABLE y:bit_vector(7 DOWNTO 0); BEGIN y := (OTHERS => '1'); ...
@荆容3103：用3线 - 8线译码器74HC138和门电路产生如下多输出逻辑函数,画出逻辑电路图 -
郭裘17191003607…… 如图所示: 逻辑电路图处理大量的约束项,值为1或0的项却是有限的,提出组合逻辑电路设计的一种新方法.与逻辑表示只有在决定事物结果的全部条件具备时. 结果才发生的因果关系.输出变量为1的某个组合的所有因子的与表示输出变量为...
郭裘17191003607…… [答案] 全加器逻辑表达式为:
@荆容3103：试用74HC138实现一位“全加器”电路 -
郭裘17191003607…… 分别用ABC表示 两个加法位与一个进位写真值表 ABC HL 000 00 001 01 010 01 011 10 100 01 101 10 110 10 111 11 H= O3+O5+O6+O7 L= O1+O2+O4+O7 H为加法结果高位L为低位 这样用一个138加点或门就行了
@荆容3103：如何用74HC138实现一位“全加器”电路 -
郭裘17191003607…… 只能从网上找到这些资料了,别的就不懂了 一位全加器(FA)的逻辑表达式为:Fi=Ai⊕Bi⊕CiCi+1=AiBi+BiCi+CiAi如果将全加器的输入置换成Ai和Bi的组合函数Xi和Yi(S0…S3控制),然后再将Xi,Yi和进位数通过全加器进行全加,就是ALU的逻辑结构结构.即 Xi=f(Ai,Bi)Yi=f(Ai,Bi)不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算.
@荆容3103：74h138实现一位全加器? 在线等,急求!要电路图,不要原理的 -
郭裘17191003607…… 先纠正一下,不是74H138,没有这个型号的器件,应该是74HC138(3-8译码器). 单用一片74HC138无法实现全加器功能,还要加一片双通道的4输入与非门(74HC20).实用电路如下图——
@荆容3103：用74ls138设计一个全加器 - 作业帮
郭裘17191003607…… [答案] 设A为加数B为被加数 低位进位为Ci-1 和为S 进位为Ci A B Ci-1 S Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 ___________ — — — — S=Y1.Y2.Y4.Y7 ___________ — — — — Ci=Y3.Y5.Y6.Y7 接线图我就不帮你画了
@荆容3103：用74ls138设计一个全加器 -
郭裘17191003607…… Y4.Y5.Y7 ___________ — — — — Ci=Y3.Y6设A为加数B为被加数 低位进位为Ci-1 和为S 进位为Ci A B Ci-1 S Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 ___________ — — — — S=Y1.Y2
@荆容3103：如何用3/8线译码器74LS138完成全加器的功能 -
郭裘17191003607…… 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7). 这里可以把3-8译码器的3个数据...
@荆容3103：求用两片74ls138设计一个全加器的电路图?? -
郭裘17191003607…… 不用两片74LS138呀,只用一片74LS138和一片74LS20就能搞定了.
@荆容3103：设计一位全加器 ,74ls138 +2个四输入与非门构成的全加器,用vhdl语言设计程序. -
郭裘17191003607…… ENTITY adder IS PORT(a,b,c: IN bit; s,c0: OUT bit); END adder; ARCHITECTURE one OF adder IS SIGNAL y_n:bit_vector(7 DOWNTO 0); BEGIN decoder:PROCESS(a,b,c) VARIABLE y:bit_vector(7 DOWNTO 0); BEGIN y := (OTHERS => '1'); ...
@荆容3103：用3线 - 8线译码器74HC138和门电路产生如下多输出逻辑函数,画出逻辑电路图 -
郭裘17191003607…… 如图所示: 逻辑电路图处理大量的约束项,值为1或0的项却是有限的,提出组合逻辑电路设计的一种新方法.与逻辑表示只有在决定事物结果的全部条件具备时. 结果才发生的因果关系.输出变量为1的某个组合的所有因子的与表示输出变量为...
