用74ls138实现一位全减器

@刁亚3716:怎样用74LS138译码器构成一位全减器电路设Ai.Bi为本位数,Di - 1为低位借位,Ri为本位差,Di是向高位借位. - 作业帮
翟轮18252759367…… [答案] 自己把真值表画出来 A.被减数,B.减数,C.低位向本位的借位,P1.本位的差,P2本位向高位的借位. A B C P1 P2 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1

@刁亚3716:怎样用74LS138译码器构成一位全减器电路 -
翟轮18252759367…… 74ls138 38译码器.那你就写撒,三位吧 000 001...111,地址位三位输出译码就是前面的,至于减法加法的反码,不知道你要怎么减,不好说.要不你说具体点

@刁亚3716:用74ls138实现一位全减器中a和b是怎样确定减数和被减数的 -
翟轮18252759367…… F = ABCA'BCAB'C = 0 中间应该是或逻辑吧? F = ABC + A'BC + AB'C = 111 + 110 + 101 = Y7 + Y6 + Y5 按照74LS138的规则,A 是低位(LSB),D 是高位(MSB). 74ls138 译码输出是低电平有效,用 74LS10 与非门,实际逻辑是输入低电平有效的或...1391

@刁亚3716:怎样用74LS138和74LS20构成全减器,最好画出电路图 -
翟轮18252759367…… 使用逻辑函数.138不是可以输出任意的逻辑函数吗,你列出全减器的逻辑函数,然后就搞定了

@刁亚3716:用数据选择器74ls153和门电路设计1位二进制全减器电路 -
翟轮18252759367…… 用数据选择器 74LS153 和门电路设计 1 位二进制全减器电路. 全减器的功能,是:CyD = A-B-C. 式中,A、B、C:是输入的三个一位数. Cy、D :输出两位数 ,分别是“借位”和“差”. 1. 根据功能要求,列出功能真值表. 2. 选用输入...

@刁亚3716:74ls138实现全减器时,地址端的高低位接反了,结果是什么 -
翟轮18252759367…… 23434

@刁亚3716:能否用74ls139设计一位全加器 -
翟轮18252759367…… 74ls139是双2线-4线译码器,只有4个输出Y0~Y3,是不能设计一位全加器或全减器.因为,一位全加器,要有两个加数,A,B,还有一位进位Cy,共三位变量,就有8个组合,即对应000~111,要用译码器,就要用8个输出端:Y0~Y7,因此,这要用3线-8线译码器,74LS138来做.

@刁亚3716:用双4选1数据选择器74LS153和与非门实现1位全减器,要有真值表和电路图 -
翟轮18252759367…… 用双4选1数据选择器74LS153和与非门实现1位全减器,要有真值表和电路图 1位全减器真值表 逻辑函数,写成最小项表达式 Y=m1+m2+m4+m7 Cy=m1+m2+m3+m7 逻辑图如下,也是仿真图

@刁亚3716:求电子大神用74LS138来设计一个电路,题目如下 -
翟轮18252759367…… 74LS138是3--8线译码器,当G1=1,G2a=G2b=0时,输入端抄A B C与输出2113端Y0----Y7的逻辑关系为: 按题目要求,可以理解为当A B C中1少于2个时,输出F为0,从表中可以看出,满足上述条件时,Y0、Y1、Y2、Y4分别为低电平,即F=0,于是可以这样5261接线(见图),当Y0、Y1、Y2、Y4中任何一个为低电平时,输出端F为低电平,否则为高电平,满足题目要求的逻4102辑关系条件.图中的二极管用或门集成块效果会理想些,也可以将Y3、Y5、Y6、Y7输出连1653接在或非门集成块上,效果更好.

@刁亚3716:能否用一片74LS151实现一位全减器?为什么? -
翟轮18252759367…… 一位全减器,有三个输入变量,两个输出变量; 而74LS151,也有三个输入变量,可只有一个输出变量; 如此还得通过其他逻辑门电路来产生另外一个变量; 咬文嚼字的话,用一片74LS151是能够实现一位全减器的;

相关推荐

  • 全减器逻辑电路图138
  • 译码器74138全减器
  • 74ls138引脚图及功能
  • 74138全加器电路图
  • 138实现三人表决
  • 74ls138三人表决电路图
  • 74ls138与74s20全加器
  • 74ls138三路报警器
  • 用74ls138设计一个全减器
  • 一位全减器真值表
  • 74ls138逻辑功能图
  • 74ls138时钟分配器波形图
  • 74ls138和74ls20实现全减器
  • 74ls139实现奇偶校验电路
  • 一位全减器逻辑图
  • 74ls138做全减器电路图
  • 全减器逻辑电路图74138
  • 74ls138逻辑功能是什么
  • 74ls138译码器实现全加器
  • 74138三人表决器逻辑图
  • 74ls138全减器原理
  • 74ls138实现三人表决电路
  • 74ls138全加器接线图
  • 74ls138实现三人表决器
  • 74l138译码器三人表决器
  • 用74ls138实现全加器
  • 本文由网友投稿,不代表本站立场,仅表示其个人看法,不对其真实性、正确性、有效性作任何的担保
    若有什么问题请联系我们
    2024© 客安网