用74ls138设计一个全减器
@訾蓉4433：怎样用74LS138译码器构成一位全减器电路设Ai.Bi为本位数,Di - 1为低位借位,Ri为本位差,Di是向高位借位. - 作业帮
缑顺18952807159…… [答案] 自己把真值表画出来 A.被减数,B.减数,C.低位向本位的借位,P1.本位的差,P2本位向高位的借位. A B C P1 P2 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1
@訾蓉4433：怎样用74LS138译码器构成一位全减器电路 -
缑顺18952807159…… 74ls138 38译码器.那你就写撒,三位吧 000 001...111,地址位三位输出译码就是前面的,至于减法加法的反码,不知道你要怎么减,不好说.要不你说具体点
@訾蓉4433：用74ls138实现一位全减器中a和b是怎样确定减数和被减数的 -
缑顺18952807159…… F = ABCA'BCAB'C = 0 中间应该是或逻辑吧? F = ABC + A'BC + AB'C = 111 + 110 + 101 = Y7 + Y6 + Y5 按照74LS138的规则,A 是低位(LSB),D 是高位(MSB). 74ls138 译码输出是低电平有效,用 74LS10 与非门,实际逻辑是输入低电平有效的或...1391
@訾蓉4433：怎样用74LS138和74LS20构成全减器,最好画出电路图 -
缑顺18952807159…… 使用逻辑函数.138不是可以输出任意的逻辑函数吗,你列出全减器的逻辑函数,然后就搞定了
@訾蓉4433：设计全减器,用138译码器
缑顺18952807159…… 卡拉
@訾蓉4433：请问可不可以用74ls139设计一位全加器或全减器 -
缑顺18952807159…… 74ls139是双2线-4线译码器,只有4个输出Y0~Y3,是不能设计一位全加器或全减器. 因为,一位全加器,要有两个加数,A,B,还有一位进位Cy,共三位变量,就有8个组合,即对应000~111,要用译码器,就要用8个输出端:Y0~Y7,因此,这要用3线-8线译码器,74LS138来做.
@訾蓉4433：用数据选择器74ls153和门电路设计1位二进制全减器电路 -
缑顺18952807159…… 用数据选择器 74LS153 和门电路设计 1 位二进制全减器电路. 全减器的功能,是:CyD = A-B-C. 式中,A、B、C:是输入的三个一位数. Cy、D :输出两位数 ,分别是“借位”和“差”. 1. 根据功能要求,列出功能真值表. 2. 选用输入...
@訾蓉4433：求电子大神用74LS138来设计一个电路,题目如下 -
缑顺18952807159…… 74LS138是3--8线译码器,当G1=1,G2a=G2b=0时,输入端抄A B C与输出2113端Y0----Y7的逻辑关系为: 按题目要求,可以理解为当A B C中1少于2个时,输出F为0,从表中可以看出,满足上述条件时,Y0、Y1、Y2、Y4分别为低电平,即F=0,于是可以这样5261接线(见图),当Y0、Y1、Y2、Y4中任何一个为低电平时,输出端F为低电平,否则为高电平,满足题目要求的逻4102辑关系条件.图中的二极管用或门集成块效果会理想些,也可以将Y3、Y5、Y6、Y7输出连1653接在或非门集成块上,效果更好.
@訾蓉4433：用3/8译码器74LS138和门电路构成全加器,写出逻辑表达式,画出电路图, - 作业帮
缑顺18952807159…… [答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7). 这里可以把3-8译码器的3个数据输入端当...
@訾蓉4433：用74LS138设计一个电路图实现函数F=AB+BC -
缑顺18952807159…… G1接电源, G2A和G2B接地, A=A0, B=A1, C=A2;F=AB+/B*C, F=Y3+Y4+Y5+Y7. 我没有其它好办法了.
缑顺18952807159…… [答案] 自己把真值表画出来 A.被减数,B.减数,C.低位向本位的借位,P1.本位的差,P2本位向高位的借位. A B C P1 P2 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1
@訾蓉4433：怎样用74LS138译码器构成一位全减器电路 -
缑顺18952807159…… 74ls138 38译码器.那你就写撒,三位吧 000 001...111,地址位三位输出译码就是前面的,至于减法加法的反码,不知道你要怎么减,不好说.要不你说具体点
@訾蓉4433：用74ls138实现一位全减器中a和b是怎样确定减数和被减数的 -
缑顺18952807159…… F = ABCA'BCAB'C = 0 中间应该是或逻辑吧? F = ABC + A'BC + AB'C = 111 + 110 + 101 = Y7 + Y6 + Y5 按照74LS138的规则,A 是低位(LSB),D 是高位(MSB). 74ls138 译码输出是低电平有效,用 74LS10 与非门,实际逻辑是输入低电平有效的或...1391
@訾蓉4433：怎样用74LS138和74LS20构成全减器,最好画出电路图 -
缑顺18952807159…… 使用逻辑函数.138不是可以输出任意的逻辑函数吗,你列出全减器的逻辑函数,然后就搞定了
@訾蓉4433：设计全减器,用138译码器
缑顺18952807159…… 卡拉
@訾蓉4433：请问可不可以用74ls139设计一位全加器或全减器 -
缑顺18952807159…… 74ls139是双2线-4线译码器,只有4个输出Y0~Y3,是不能设计一位全加器或全减器. 因为,一位全加器,要有两个加数,A,B,还有一位进位Cy,共三位变量,就有8个组合,即对应000~111,要用译码器,就要用8个输出端:Y0~Y7,因此,这要用3线-8线译码器,74LS138来做.
@訾蓉4433：用数据选择器74ls153和门电路设计1位二进制全减器电路 -
缑顺18952807159…… 用数据选择器 74LS153 和门电路设计 1 位二进制全减器电路. 全减器的功能,是:CyD = A-B-C. 式中,A、B、C:是输入的三个一位数. Cy、D :输出两位数 ,分别是“借位”和“差”. 1. 根据功能要求,列出功能真值表. 2. 选用输入...
@訾蓉4433：求电子大神用74LS138来设计一个电路,题目如下 -
缑顺18952807159…… 74LS138是3--8线译码器,当G1=1,G2a=G2b=0时,输入端抄A B C与输出2113端Y0----Y7的逻辑关系为: 按题目要求,可以理解为当A B C中1少于2个时,输出F为0,从表中可以看出,满足上述条件时,Y0、Y1、Y2、Y4分别为低电平,即F=0,于是可以这样5261接线(见图),当Y0、Y1、Y2、Y4中任何一个为低电平时,输出端F为低电平,否则为高电平,满足题目要求的逻4102辑关系条件.图中的二极管用或门集成块效果会理想些,也可以将Y3、Y5、Y6、Y7输出连1653接在或非门集成块上,效果更好.
@訾蓉4433：用3/8译码器74LS138和门电路构成全加器,写出逻辑表达式,画出电路图, - 作业帮
缑顺18952807159…… [答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7). 这里可以把3-8译码器的3个数据输入端当...
@訾蓉4433：用74LS138设计一个电路图实现函数F=AB+BC -
缑顺18952807159…… G1接电源, G2A和G2B接地, A=A0, B=A1, C=A2;F=AB+/B*C, F=Y3+Y4+Y5+Y7. 我没有其它好办法了.
