38译码器真值表怎么看
@訾素651：38译码器,真值表问题.有没有输出电平正好和下面的真值表相反的38译码器? -
闻滕13729825465…… 我想可能不会有.因为这不必劳神,输出端加个非门问题就解决了……
@訾素651：3 - 8译码器原理图实现方式的流程是什么? -
闻滕13729825465…… 三八译码器原理 就是把3位二进制码 转换为8个一位2进制码的元件.也就是说3-8译码器的输入是3位二进制码3条脚(定义为A0、A1、A2), 输出是8条脚(定义为Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7).真值表如下 输入 A0 A1 A2 输出 Y0、...
@訾素651：使用38译码器实现一个一般逻辑表达式 -
闻滕13729825465…… 令74ls138的三个选通输入依次是abcy1=ac的话列出真值表,当abc=101或者111的时候y1=1.当abc=101时,译码器选择y5(即此时y5输出0,其余输出1)将y5和y7接到门电路的与非门即可.y2y3的实现同理y2好像可以化简a先跟bc取异或再跟bc取与.
@訾素651：使用38译码器实现一个一般逻辑表达式 -
闻滕13729825465…… http://blog.163.com/asm_c/blog/static/248203113201342610230319/ 参考.
@訾素651：8421BCD码到7段显示译码器的框图如图3.2.38,其真值表如表3.2.9所...
闻滕13729825465…… 给你算一算帐,3线-8线译码器是8个译码输出,74LS138就是,要构成6线-64线译码器码,要用8片(8x8片)74LS138,还要用两片2线-4线译码器来选8片74LS138,这图怎么画,很庞大,但并不难,就是重复画相同的东西.那真值更是烦人,要64行的表格.都是重复做相同的事.实在是没有什么意义,这种电路明白原理,会做就行呗,干嘛非要做那麻烦的东西.
@訾素651：能否把具有三个使能端的3~8译码器改装为4 - 16线的译码器 -
闻滕13729825465…… 可以啊,假设两个译码器为U1,U2,将U1和U2的3个数据输入端连上为a,b,c,再将U1的E2断接U2的E1 端作d端,将U1的E3与U2的E2,E3相连接地,U1的E1接Vcc.则输入端a,b,c,d为我们的数据输入端.
@訾素651：试写出图3所示电路输出Y1和Y2的函数式. -
闻滕13729825465…… 38译码器 反码输出后经与非门 Y1=(Y0'Y2'Y4'Y6')'=Y0+Y2+Y4+Y6=A'B'C'+A'BC'+AB'C'+ABC'=C' Y2=(Y1'Y3'Y5'Y7')'=Y1+Y3+Y5+Y7=A'B'C+A'BC+A'BC'+ABC=C
@訾素651：3 - 8线译码器74LS138 ,18个引脚中1、2、3脚的功能是? <img src='h...
闻滕13729825465…… 建立时间(setup time)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器;保持时间(hold time)是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间...
闻滕13729825465…… 我想可能不会有.因为这不必劳神,输出端加个非门问题就解决了……
@訾素651：3 - 8译码器原理图实现方式的流程是什么? -
闻滕13729825465…… 三八译码器原理 就是把3位二进制码 转换为8个一位2进制码的元件.也就是说3-8译码器的输入是3位二进制码3条脚(定义为A0、A1、A2), 输出是8条脚(定义为Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7).真值表如下 输入 A0 A1 A2 输出 Y0、...
@訾素651：使用38译码器实现一个一般逻辑表达式 -
闻滕13729825465…… 令74ls138的三个选通输入依次是abcy1=ac的话列出真值表,当abc=101或者111的时候y1=1.当abc=101时,译码器选择y5(即此时y5输出0,其余输出1)将y5和y7接到门电路的与非门即可.y2y3的实现同理y2好像可以化简a先跟bc取异或再跟bc取与.
@訾素651：使用38译码器实现一个一般逻辑表达式 -
闻滕13729825465…… http://blog.163.com/asm_c/blog/static/248203113201342610230319/ 参考.
@訾素651：8421BCD码到7段显示译码器的框图如图3.2.38,其真值表如表3.2.9所...
闻滕13729825465…… 给你算一算帐,3线-8线译码器是8个译码输出,74LS138就是,要构成6线-64线译码器码,要用8片(8x8片)74LS138,还要用两片2线-4线译码器来选8片74LS138,这图怎么画,很庞大,但并不难,就是重复画相同的东西.那真值更是烦人,要64行的表格.都是重复做相同的事.实在是没有什么意义,这种电路明白原理,会做就行呗,干嘛非要做那麻烦的东西.
@訾素651：能否把具有三个使能端的3~8译码器改装为4 - 16线的译码器 -
闻滕13729825465…… 可以啊,假设两个译码器为U1,U2,将U1和U2的3个数据输入端连上为a,b,c,再将U1的E2断接U2的E1 端作d端,将U1的E3与U2的E2,E3相连接地,U1的E1接Vcc.则输入端a,b,c,d为我们的数据输入端.
@訾素651：试写出图3所示电路输出Y1和Y2的函数式. -
闻滕13729825465…… 38译码器 反码输出后经与非门 Y1=(Y0'Y2'Y4'Y6')'=Y0+Y2+Y4+Y6=A'B'C'+A'BC'+AB'C'+ABC'=C' Y2=(Y1'Y3'Y5'Y7')'=Y1+Y3+Y5+Y7=A'B'C+A'BC+A'BC'+ABC=C
@訾素651：3 - 8线译码器74LS138 ,18个引脚中1、2、3脚的功能是? <img src='h...
闻滕13729825465…… 建立时间(setup time)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器;保持时间(hold time)是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间...
