74ls138功能测试电路图
@颜荆3037：用74LS138设计一个电路图实现函数F=AB+BC -
颛成19735705708…… G1接电源, G2A和G2B接地, A=A0, B=A1, C=A2;F=AB+/B*C, F=Y3+Y4+Y5+Y7. 我没有其它好办法了.
@颜荆3037：芯片74LS138有什么用? -
颛成19735705708…… 原发布者:283669153 74ls138译码器74ls138译码器内部电路逻辑图功能表简单应用74HC138:74LS138为3线-8线译码器,共有54/74S138和54/74LS138两种线路结构型式,其74LS138工作原理如下:当一个选通端(G1)为高电平,另两个选...
@颜荆3037：用3/8译码器74LS138和门电路构成全加器,写出逻辑表达式,画出电路图, - 作业帮
颛成19735705708…… [答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8... 0 0 4 1 0 1 0 1 5 0 1 1 1 0 6 0 1 1 1 1 7 1 1 根据上面的真值表,可以设计出电路图: 将3-8译码器的输出OUT(1、2、4、7)作...
@颜荆3037：用74LS138设计一个译码电路,分别选4片2864,列出各芯片占的地址空间范围 -
颛成19735705708…… 2864的寻址范围是0~8192,74LS138是三八线译码器,分选4片2864,若取前4位译码输出,个芯片的地址空间(假设偏移地址为0x0000)为: 0x0000~0x1FFF; 0x2000~0x3FFF; 0x4000~0x5FFF; 0x6000~0x7FFF.
@颜荆3037：求电子大神用74LS138来设计一个电路,题目如下 -
颛成19735705708…… 74LS138是3--8线译码器,当G1=1,G2a=G2b=0时,输入端抄A B C与输出2113端Y0----Y7的逻辑关系为: 按题目要求,可以理解为当A B C中1少于2个时,输出F为0,从表中可以看出,满足上述条件时,Y0、Y1、Y2、Y4分别为低电平,即F=0,于是可以这样5261接线(见图),当Y0、Y1、Y2、Y4中任何一个为低电平时,输出端F为低电平,否则为高电平,满足题目要求的逻4102辑关系条件.图中的二极管用或门集成块效果会理想些,也可以将Y3、Y5、Y6、Y7输出连1653接在或非门集成块上,效果更好.
@颜荆3037：试用74ls138设计一个地址译码电路器,要求该译码器Y0到Y7对应的端口地址为250h到257h -
颛成19735705708…… 取端口地址的低3位,000~111接译码器的ABC三个输入端,译码器的输出端8路输出可作为端口的选通信号,高位地址直接接端口高位地址就可以了
@颜荆3037：利用74LS138设计一电路,判断一位十进制数是否为2的倍数,是输出1,否则输出0 -
颛成19735705708…… 用两片138,接成4-16译码电路;把Y2、Y4、Y6、Y8,送到一个或门的输入端;或门的输出,即可满足题目要求.
@颜荆3037：模电实验总结74LS138译码电路功能 - 作业帮
颛成19735705708…… [答案] 74ls138功能介绍74ls138引脚图 74HC138管脚图:74LS138 为3 线-8 线译码器,共有 54/74S138和 54/74LS138 两种线路结构型式,其工作原理如下: 当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2B))为低...
@颜荆3037：将两个集成芯片74ls138组合成一个4线—16线译码器的电路图.... -
颛成19735705708…… 非门应该移至左面的74LS138的6脚输入端,参考下图:
@颜荆3037：3线8线译码器74ls138接通电源后,无论地址输入端怎样变化,输出均被封锁在高电? -
颛成19735705708…… 74ls138不只是地址输入端变化,还有3个使能控制端,如果不接就输出均被封锁在高电平.见下图,4脚,5脚必须接地,如果什么都不接,就是悬空,等于高电平,8个输出端就全为高电平.
颛成19735705708…… G1接电源, G2A和G2B接地, A=A0, B=A1, C=A2;F=AB+/B*C, F=Y3+Y4+Y5+Y7. 我没有其它好办法了.
@颜荆3037：芯片74LS138有什么用? -
颛成19735705708…… 原发布者:283669153 74ls138译码器74ls138译码器内部电路逻辑图功能表简单应用74HC138:74LS138为3线-8线译码器,共有54/74S138和54/74LS138两种线路结构型式,其74LS138工作原理如下:当一个选通端(G1)为高电平,另两个选...
@颜荆3037：用3/8译码器74LS138和门电路构成全加器,写出逻辑表达式,画出电路图, - 作业帮
颛成19735705708…… [答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8... 0 0 4 1 0 1 0 1 5 0 1 1 1 0 6 0 1 1 1 1 7 1 1 根据上面的真值表,可以设计出电路图: 将3-8译码器的输出OUT(1、2、4、7)作...
@颜荆3037：用74LS138设计一个译码电路,分别选4片2864,列出各芯片占的地址空间范围 -
颛成19735705708…… 2864的寻址范围是0~8192,74LS138是三八线译码器,分选4片2864,若取前4位译码输出,个芯片的地址空间(假设偏移地址为0x0000)为: 0x0000~0x1FFF; 0x2000~0x3FFF; 0x4000~0x5FFF; 0x6000~0x7FFF.
@颜荆3037：求电子大神用74LS138来设计一个电路,题目如下 -
颛成19735705708…… 74LS138是3--8线译码器,当G1=1,G2a=G2b=0时,输入端抄A B C与输出2113端Y0----Y7的逻辑关系为: 按题目要求,可以理解为当A B C中1少于2个时,输出F为0,从表中可以看出,满足上述条件时,Y0、Y1、Y2、Y4分别为低电平,即F=0,于是可以这样5261接线(见图),当Y0、Y1、Y2、Y4中任何一个为低电平时,输出端F为低电平,否则为高电平,满足题目要求的逻4102辑关系条件.图中的二极管用或门集成块效果会理想些,也可以将Y3、Y5、Y6、Y7输出连1653接在或非门集成块上,效果更好.
@颜荆3037：试用74ls138设计一个地址译码电路器,要求该译码器Y0到Y7对应的端口地址为250h到257h -
颛成19735705708…… 取端口地址的低3位,000~111接译码器的ABC三个输入端,译码器的输出端8路输出可作为端口的选通信号,高位地址直接接端口高位地址就可以了
@颜荆3037：利用74LS138设计一电路,判断一位十进制数是否为2的倍数,是输出1,否则输出0 -
颛成19735705708…… 用两片138,接成4-16译码电路;把Y2、Y4、Y6、Y8,送到一个或门的输入端;或门的输出,即可满足题目要求.
@颜荆3037：模电实验总结74LS138译码电路功能 - 作业帮
颛成19735705708…… [答案] 74ls138功能介绍74ls138引脚图 74HC138管脚图:74LS138 为3 线-8 线译码器,共有 54/74S138和 54/74LS138 两种线路结构型式,其工作原理如下: 当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2B))为低...
@颜荆3037：将两个集成芯片74ls138组合成一个4线—16线译码器的电路图.... -
颛成19735705708…… 非门应该移至左面的74LS138的6脚输入端,参考下图:
@颜荆3037：3线8线译码器74ls138接通电源后,无论地址输入端怎样变化,输出均被封锁在高电? -
颛成19735705708…… 74ls138不只是地址输入端变化,还有3个使能控制端,如果不接就输出均被封锁在高电平.见下图,4脚,5脚必须接地,如果什么都不接,就是悬空,等于高电平,8个输出端就全为高电平.
