74ls138译码器实验步骤
@国逃4240：试用74ls138设计一个地址译码电路器,要求该译码器Y0到Y7对应的端口地址为250h到257h -
师房18124679486…… 取端口地址的低3位,000~111接译码器的ABC三个输入端,译码器的输出端8路输出可作为端口的选通信号,高位地址直接接端口高位地址就可以了
@国逃4240：用74LS138设计一个译码电路,分别选4片2864,列出各芯片占的地址空间范围 -
师房18124679486…… 2864的寻址范围是0~8192,74LS138是三八线译码器,分选4片2864,若取前4位译码输出,个芯片的地址空间(假设偏移地址为0x0000)为: 0x0000~0x1FFF; 0x2000~0x3FFF; 0x4000~0x5FFF; 0x6000~0x7FFF.
@国逃4240：用一个74LS138译码器实现逻辑函数 F=A`B`C`+A`BC`+AB`C`+ABC -
师房18124679486…… A`B`C`对应000,为0输出端口;第二项对应010,为2端口;以此类推,第三项为端口6,第四项为端口7,将这四个输出端口接与门即可
@国逃4240：如何用3/8线译码器74LS138完成全加器的功能 -
师房18124679486…… 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7). 这里可以把3-8译码器的3个数据...
@国逃4240：试用74LS138译码器实现如下逻辑函数:F(A,B,C)=∑M(0,2,4,6) -
师房18124679486…… 如图所示..,当输入为A'B'C'=0时,只有Y0输出端为0,其余均为1,那么Z1输出为1,Z2输出为0,所以Z3输出为1;当输入为A'B'C=1时,只有Y1输出端为0,其余均为1,那么,Z1输出为0,Z2输出也为0,所以Z3输出为0.同理可推2,3,4,5,6,7,只有当输入为0,2,4,6时,Z3输出才为1,否则为0,.不知道你要的是不是这个. 希望我的回答能帮助到你.
@国逃4240：用四片3线 - 8线74ls138组成5线 - 32线译码器.求详细讲解 -
师房18124679486…… 将5线-32线译码器的5根输入线A4A3A2A1A0分成两组,低三位A2A1A0接至每个138的输入端,高两位A4A3用来产生片选信号,A4A3的组合状态共4个,每个状态的输出接至138的对应控制端即可. 片选信号产生方法很多.最简单的就是将A4A3接到2:4译码器(74LS139)输入端,四个输出接到四个138的控制端即可,每个138剩余的两个控制端直接接相应电平.
@国逃4240：用74LS138译码器实现共阴7段数码管中g的译码 -
师房18124679486…… 74ls138是3-8线译码器,单个一般只能实现0到7的译码,二g段译码有2.3.4.5.6.8.9,要实现8,9的译码,简单的办法是将两片74LS138译码器扩展成4-16线译码器,可很容易实现共阴7段数码管g的译码.
@国逃4240：利用地址译码器74ls138设计一个译码电路,分别选中2片2764和2片6264,使得外部程序存储器的地址范围为 -
师房18124679486…… 地址线,从来高到低 A15,A14,A13,A12,....A1,A0; 0100,源0000,00 00,0 000----4000H 0100,0000,00 00,1 000----4008H--8K 0100,0000,00 01,0 000----4010H--8k 0100,0000,00 01,1 000----4018H--8k 0100,0000,00 10,0 000----4020H--8k 取 E3 ...
@国逃4240：ZHONGLAN数字逻辑电子技术试验指导与设计.doc -
师房18124679486…… 『数字电子技术基础实验指导书』 实验一 实验设备认识及门电路 一、目的: 1、 掌握门电路逻辑功能测试方法; 2、 熟悉示波器及数字电路学习机的使用方法; 3、 了解TTL器件和CMOS器件的使用特点. 二、实验原理 门电路的静态特性. ...
@国逃4240：用74LS138译码器实现如下逻辑函数:F(A,B,C)=∑M(1,3,5) -
师房18124679486…… F(A,B,C)=∑m(1,3,5),如下图:
师房18124679486…… 取端口地址的低3位,000~111接译码器的ABC三个输入端,译码器的输出端8路输出可作为端口的选通信号,高位地址直接接端口高位地址就可以了
@国逃4240：用74LS138设计一个译码电路,分别选4片2864,列出各芯片占的地址空间范围 -
师房18124679486…… 2864的寻址范围是0~8192,74LS138是三八线译码器,分选4片2864,若取前4位译码输出,个芯片的地址空间(假设偏移地址为0x0000)为: 0x0000~0x1FFF; 0x2000~0x3FFF; 0x4000~0x5FFF; 0x6000~0x7FFF.
@国逃4240：用一个74LS138译码器实现逻辑函数 F=A`B`C`+A`BC`+AB`C`+ABC -
师房18124679486…… A`B`C`对应000,为0输出端口;第二项对应010,为2端口;以此类推,第三项为端口6,第四项为端口7,将这四个输出端口接与门即可
@国逃4240：如何用3/8线译码器74LS138完成全加器的功能 -
师房18124679486…… 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7). 这里可以把3-8译码器的3个数据...
@国逃4240：试用74LS138译码器实现如下逻辑函数:F(A,B,C)=∑M(0,2,4,6) -
师房18124679486…… 如图所示..,当输入为A'B'C'=0时,只有Y0输出端为0,其余均为1,那么Z1输出为1,Z2输出为0,所以Z3输出为1;当输入为A'B'C=1时,只有Y1输出端为0,其余均为1,那么,Z1输出为0,Z2输出也为0,所以Z3输出为0.同理可推2,3,4,5,6,7,只有当输入为0,2,4,6时,Z3输出才为1,否则为0,.不知道你要的是不是这个. 希望我的回答能帮助到你.
@国逃4240：用四片3线 - 8线74ls138组成5线 - 32线译码器.求详细讲解 -
师房18124679486…… 将5线-32线译码器的5根输入线A4A3A2A1A0分成两组,低三位A2A1A0接至每个138的输入端,高两位A4A3用来产生片选信号,A4A3的组合状态共4个,每个状态的输出接至138的对应控制端即可. 片选信号产生方法很多.最简单的就是将A4A3接到2:4译码器(74LS139)输入端,四个输出接到四个138的控制端即可,每个138剩余的两个控制端直接接相应电平.
@国逃4240：用74LS138译码器实现共阴7段数码管中g的译码 -
师房18124679486…… 74ls138是3-8线译码器,单个一般只能实现0到7的译码,二g段译码有2.3.4.5.6.8.9,要实现8,9的译码,简单的办法是将两片74LS138译码器扩展成4-16线译码器,可很容易实现共阴7段数码管g的译码.
@国逃4240：利用地址译码器74ls138设计一个译码电路,分别选中2片2764和2片6264,使得外部程序存储器的地址范围为 -
师房18124679486…… 地址线,从来高到低 A15,A14,A13,A12,....A1,A0; 0100,源0000,00 00,0 000----4000H 0100,0000,00 00,1 000----4008H--8K 0100,0000,00 01,0 000----4010H--8k 0100,0000,00 01,1 000----4018H--8k 0100,0000,00 10,0 000----4020H--8k 取 E3 ...
@国逃4240：ZHONGLAN数字逻辑电子技术试验指导与设计.doc -
师房18124679486…… 『数字电子技术基础实验指导书』 实验一 实验设备认识及门电路 一、目的: 1、 掌握门电路逻辑功能测试方法; 2、 熟悉示波器及数字电路学习机的使用方法; 3、 了解TTL器件和CMOS器件的使用特点. 二、实验原理 门电路的静态特性. ...
@国逃4240：用74LS138译码器实现如下逻辑函数:F(A,B,C)=∑M(1,3,5) -
师房18124679486…… F(A,B,C)=∑m(1,3,5),如下图:
