74ls139芯片引脚图及功能
@毕姣5121：74系列24译码器(不是双的)符号图是什么?
岳包19225535769…… 就是一个方框,把引脚都画出来,上面标注74LS139.74LS139是两路的,如果只是用一路,就只画第一路的引脚即可.
@毕姣5121：74ls153,74ls138的各控制端应如何连接才能保证芯片正常工作 -
岳包19225535769…… 74ls138功能介绍 请对照课本学习74ls138引脚图74HC138管脚图:74LS138 为3 线——8 线译码器,共有 54/74S138和 54/74LS138 两种线路结构型式,其工作原理如下:当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2...
@毕姣5121：74ls74d芯片引脚图及功能表
岳包19225535769…… 74LS74这个集成块是一个双D触发器,其功能比较的多,可用作寄存器,移位寄存器,振荡器,单稳态,分频计数器等功能.除此之外,像数字电路总的集成块的用途都是相当的多,根据情况灵活的运用.74为2个D触发器,1脚为第一个触发器的复位端低电平有效,2脚为D1,3脚为第一个触发器的时钟CP1,4脚为第一个触发器的置位端低电平有效,5脚为Q1,6脚为Q1,7脚接地GND,8脚为Q2,9脚为Q2,10脚为第二个触发器的置位端低电平有效,11脚为第二个触发器的时钟CP2,12脚为D2,13脚第二个触发器的复位端低电平有效,14脚为电源VCC.注意在实际使用是两个芯片的置位和复位端都要接高电平.分享
@毕姣5121：芯片74193的接线图是怎么样的啊??? -
岳包19225535769…… 74193是“二进制、可预置、加减计数器”. 即在D0-D3上预置一个2进制数,PL引脚下跳沿将其送至Q0-Q3,此时如在CPU引脚上出现脉冲,Q0-Q3的数字就递增;如在CPD引脚上出现脉冲,Q0-Q3的数字就递减. 当递增的数字超过15,TCU引脚就出现进位低电平. 当递减的数字超过0,TCD引脚就出现借位低电平. MR引脚拉高,输出端Q0-Q3全部置零.
@毕姣5121：74148,74138,74147等等电路器件的引脚图各个引脚分布有什么规律? -
岳包19225535769…… 74 系列芯片的电源与接地、小规模门电路的引脚有规律,其他芯片感觉不明显.
@毕姣5121：74LS138的G1接高电平,/G2A、/G2B,C、B、A分别接地址总... - 上学吧
岳包19225535769…… 你看题可不可以这样做:因为输出的是那个数 x/3的余数因为3的余数只由两个00 01 那么我们可以做两个输出端f1 f2前一个做高位输出后一个做低位,写出真值表然后列出关系式f1=d!((y1!*y4!*y7!)!)+(d(y2!*y5!)!);f2=(d!(y2!*y7!)!)+d((y3!*y4!y6!)!)画出图就行了 我画的图太大.传不上去你要是有兴趣的话可以用qq和我联系我的号码是282322312
@毕姣5121：数字逻辑实验 13进制计数器,用2个74LS192芯片连接,给个电路图,最好标好管脚,谢谢 -
岳包19225535769…… 74LS192是十进制计数器,满十产生进位,就用这个进位信号作为第二个74LS192芯片的计数脉冲,如果计数脉冲是采用二级同步的,这个进位信号也可作为第二个74LS192芯片的最低位(P0,或D0)的输入信号,再把第二级输出的Q0(十位=1)和第一级输出的Q0、Q1(个位=11)信号相与,产生复位两级计数器的信号,也就是计数到13后,便复位到0了.
@毕姣5121：求74LS116的引脚图及功能介绍
岳包19225535769…… <p>74ls116 双四位锁存器</p> <p>74LS116共有24个引脚,电源、接地端各1个,两个存储系统分别有4个信号输入端,4个信号输出端,3个使能端CLR/、C1/、C2/.CLR/为清零端,当接低电平时芯片始终输出低电平,输入端和其他使能端无...
@毕姣5121：74LS138 有什么功能 -
岳包19225535769…… 就是38译码器,是TTL系列的,也就是74系列,有三个输入端A0,A1,A2,其中A2是高位,输出是八个低电平输出Y0 ~ Y7,工作电压一般的5V就可以了,举个例子,你A0,A1,A2依次输入000,输出就是Y0,输入依次是001,输出就是Y1
岳包19225535769…… 就是一个方框,把引脚都画出来,上面标注74LS139.74LS139是两路的,如果只是用一路,就只画第一路的引脚即可.
@毕姣5121：74ls153,74ls138的各控制端应如何连接才能保证芯片正常工作 -
岳包19225535769…… 74ls138功能介绍 请对照课本学习74ls138引脚图74HC138管脚图:74LS138 为3 线——8 线译码器,共有 54/74S138和 54/74LS138 两种线路结构型式,其工作原理如下:当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2...
@毕姣5121：74ls74d芯片引脚图及功能表
岳包19225535769…… 74LS74这个集成块是一个双D触发器,其功能比较的多,可用作寄存器,移位寄存器,振荡器,单稳态,分频计数器等功能.除此之外,像数字电路总的集成块的用途都是相当的多,根据情况灵活的运用.74为2个D触发器,1脚为第一个触发器的复位端低电平有效,2脚为D1,3脚为第一个触发器的时钟CP1,4脚为第一个触发器的置位端低电平有效,5脚为Q1,6脚为Q1,7脚接地GND,8脚为Q2,9脚为Q2,10脚为第二个触发器的置位端低电平有效,11脚为第二个触发器的时钟CP2,12脚为D2,13脚第二个触发器的复位端低电平有效,14脚为电源VCC.注意在实际使用是两个芯片的置位和复位端都要接高电平.分享
@毕姣5121：芯片74193的接线图是怎么样的啊??? -
岳包19225535769…… 74193是“二进制、可预置、加减计数器”. 即在D0-D3上预置一个2进制数,PL引脚下跳沿将其送至Q0-Q3,此时如在CPU引脚上出现脉冲,Q0-Q3的数字就递增;如在CPD引脚上出现脉冲,Q0-Q3的数字就递减. 当递增的数字超过15,TCU引脚就出现进位低电平. 当递减的数字超过0,TCD引脚就出现借位低电平. MR引脚拉高,输出端Q0-Q3全部置零.
@毕姣5121：74148,74138,74147等等电路器件的引脚图各个引脚分布有什么规律? -
岳包19225535769…… 74 系列芯片的电源与接地、小规模门电路的引脚有规律,其他芯片感觉不明显.
@毕姣5121：74LS138的G1接高电平,/G2A、/G2B,C、B、A分别接地址总... - 上学吧
岳包19225535769…… 你看题可不可以这样做:因为输出的是那个数 x/3的余数因为3的余数只由两个00 01 那么我们可以做两个输出端f1 f2前一个做高位输出后一个做低位,写出真值表然后列出关系式f1=d!((y1!*y4!*y7!)!)+(d(y2!*y5!)!);f2=(d!(y2!*y7!)!)+d((y3!*y4!y6!)!)画出图就行了 我画的图太大.传不上去你要是有兴趣的话可以用qq和我联系我的号码是282322312
@毕姣5121：数字逻辑实验 13进制计数器,用2个74LS192芯片连接,给个电路图,最好标好管脚,谢谢 -
岳包19225535769…… 74LS192是十进制计数器,满十产生进位,就用这个进位信号作为第二个74LS192芯片的计数脉冲,如果计数脉冲是采用二级同步的,这个进位信号也可作为第二个74LS192芯片的最低位(P0,或D0)的输入信号,再把第二级输出的Q0(十位=1)和第一级输出的Q0、Q1(个位=11)信号相与,产生复位两级计数器的信号,也就是计数到13后,便复位到0了.
@毕姣5121：求74LS116的引脚图及功能介绍
岳包19225535769…… <p>74ls116 双四位锁存器</p> <p>74LS116共有24个引脚,电源、接地端各1个,两个存储系统分别有4个信号输入端,4个信号输出端,3个使能端CLR/、C1/、C2/.CLR/为清零端,当接低电平时芯片始终输出低电平,输入端和其他使能端无...
@毕姣5121：74LS138 有什么功能 -
岳包19225535769…… 就是38译码器,是TTL系列的,也就是74系列,有三个输入端A0,A1,A2,其中A2是高位,输出是八个低电平输出Y0 ~ Y7,工作电压一般的5V就可以了,举个例子,你A0,A1,A2依次输入000,输出就是Y0,输入依次是001,输出就是Y1
