用138实现一位全减器
@侯倩1422：怎样用74LS138译码器构成一位全减器电路设Ai.Bi为本位数,Di - 1为低位借位,Ri为本位差,Di是向高位借位. - 作业帮
隗兰15748821157…… [答案] 自己把真值表画出来 A.被减数,B.减数,C.低位向本位的借位,P1.本位的差,P2本位向高位的借位. A B C P1 P2 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1
@侯倩1422：怎样用74LS138译码器构成一位全减器电路 -
隗兰15748821157…… 74ls138 38译码器.那你就写撒,三位吧 000 001...111,地址位三位输出译码就是前面的,至于减法加法的反码,不知道你要怎么减,不好说.要不你说具体点
@侯倩1422：用74ls138实现一位全减器中a和b是怎样确定减数和被减数的 -
隗兰15748821157…… F = ABCA'BCAB'C = 0 中间应该是或逻辑吧? F = ABC + A'BC + AB'C = 111 + 110 + 101 = Y7 + Y6 + Y5 按照74LS138的规则,A 是低位(LSB),D 是高位(MSB). 74ls138 译码输出是低电平有效,用 74LS10 与非门,实际逻辑是输入低电平有效的或...1391
@侯倩1422：用数据选择器74ls153和门电路设计1位二进制全减器电路 -
隗兰15748821157…… 用数据选择器 74LS153 和门电路设计 1 位二进制全减器电路. 全减器的功能,是:CyD = A-B-C. 式中,A、B、C:是输入的三个一位数. Cy、D :输出两位数 ,分别是“借位”和“差”. 1. 根据功能要求,列出功能真值表. 2. 选用输入...
@侯倩1422：设计全减器,用138译码器
隗兰15748821157…… 卡拉
@侯倩1422：怎样用74LS138和74LS20构成全减器,最好画出电路图 -
隗兰15748821157…… 使用逻辑函数.138不是可以输出任意的逻辑函数吗,你列出全减器的逻辑函数,然后就搞定了
@侯倩1422：用双4选1数据选择器74LS153和与非门实现1位全减器,要有真值表和电路图 -
隗兰15748821157…… 用双4选1数据选择器74LS153和与非门实现1位全减器,要有真值表和电路图 1位全减器真值表 逻辑函数,写成最小项表达式 Y=m1+m2+m4+m7 Cy=m1+m2+m3+m7 逻辑图如下,也是仿真图
@侯倩1422：请问可不可以用74ls139设计一位全加器或全减器 -
隗兰15748821157…… 74ls139是双2线-4线译码器,只有4个输出Y0~Y3,是不能设计一位全加器或全减器. 因为,一位全加器,要有两个加数,A,B,还有一位进位Cy,共三位变量,就有8个组合,即对应000~111,要用译码器,就要用8个输出端:Y0~Y7,因此,这要用3线-8线译码器,74LS138来做.
@侯倩1422：能否用一片74LS151实现一位全减器?为什么? -
隗兰15748821157…… 一位全减器,有三个输入变量,两个输出变量; 而74LS151,也有三个输入变量,可只有一个输出变量; 如此还得通过其他逻辑门电路来产生另外一个变量; 咬文嚼字的话,用一片74LS151是能够实现一位全减器的;
@侯倩1422：proteus 仿真软件能实现数字电路逻辑设计实验室试验箱做的实验吗.比如全加器,全减器用138实现 -
隗兰15748821157…… 这些都可以,Proteus是基于单片机仿真的,在数字电路方面仿真比较强悍,Multisim仿真也不错,在模拟电路方面很不错,速度很快,效果也很好,就是元件和环境都是比较理想的.
隗兰15748821157…… [答案] 自己把真值表画出来 A.被减数,B.减数,C.低位向本位的借位,P1.本位的差,P2本位向高位的借位. A B C P1 P2 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1
@侯倩1422：怎样用74LS138译码器构成一位全减器电路 -
隗兰15748821157…… 74ls138 38译码器.那你就写撒,三位吧 000 001...111,地址位三位输出译码就是前面的,至于减法加法的反码,不知道你要怎么减,不好说.要不你说具体点
@侯倩1422：用74ls138实现一位全减器中a和b是怎样确定减数和被减数的 -
隗兰15748821157…… F = ABCA'BCAB'C = 0 中间应该是或逻辑吧? F = ABC + A'BC + AB'C = 111 + 110 + 101 = Y7 + Y6 + Y5 按照74LS138的规则,A 是低位(LSB),D 是高位(MSB). 74ls138 译码输出是低电平有效,用 74LS10 与非门,实际逻辑是输入低电平有效的或...1391
@侯倩1422：用数据选择器74ls153和门电路设计1位二进制全减器电路 -
隗兰15748821157…… 用数据选择器 74LS153 和门电路设计 1 位二进制全减器电路. 全减器的功能,是:CyD = A-B-C. 式中,A、B、C:是输入的三个一位数. Cy、D :输出两位数 ,分别是“借位”和“差”. 1. 根据功能要求,列出功能真值表. 2. 选用输入...
@侯倩1422：设计全减器,用138译码器
隗兰15748821157…… 卡拉
@侯倩1422：怎样用74LS138和74LS20构成全减器,最好画出电路图 -
隗兰15748821157…… 使用逻辑函数.138不是可以输出任意的逻辑函数吗,你列出全减器的逻辑函数,然后就搞定了
@侯倩1422：用双4选1数据选择器74LS153和与非门实现1位全减器,要有真值表和电路图 -
隗兰15748821157…… 用双4选1数据选择器74LS153和与非门实现1位全减器,要有真值表和电路图 1位全减器真值表 逻辑函数,写成最小项表达式 Y=m1+m2+m4+m7 Cy=m1+m2+m3+m7 逻辑图如下,也是仿真图
@侯倩1422：请问可不可以用74ls139设计一位全加器或全减器 -
隗兰15748821157…… 74ls139是双2线-4线译码器,只有4个输出Y0~Y3,是不能设计一位全加器或全减器. 因为,一位全加器,要有两个加数,A,B,还有一位进位Cy,共三位变量,就有8个组合,即对应000~111,要用译码器,就要用8个输出端:Y0~Y7,因此,这要用3线-8线译码器,74LS138来做.
@侯倩1422：能否用一片74LS151实现一位全减器?为什么? -
隗兰15748821157…… 一位全减器,有三个输入变量,两个输出变量; 而74LS151,也有三个输入变量,可只有一个输出变量; 如此还得通过其他逻辑门电路来产生另外一个变量; 咬文嚼字的话,用一片74LS151是能够实现一位全减器的;
@侯倩1422：proteus 仿真软件能实现数字电路逻辑设计实验室试验箱做的实验吗.比如全加器,全减器用138实现 -
隗兰15748821157…… 这些都可以,Proteus是基于单片机仿真的,在数字电路方面仿真比较强悍,Multisim仿真也不错,在模拟电路方面很不错,速度很快,效果也很好,就是元件和环境都是比较理想的.
