74ls138实验数据
@郟韩1060：模电实验总结74LS138译码电路功能 - 作业帮
师肢15128267573…… [答案] 74ls138功能介绍74ls138引脚图 74HC138管脚图:74LS138 为3 线-8 线译码器,共有 54/74S138和 54/74LS138 两种线路结构型式,其工作原理如下: 当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2B))为低...
@郟韩1060：试用74LS138译码器实现如下逻辑函数:F(A,B,C)=∑M(0,1,3,4,6) 求试用74LS138译码器实现如下逻辑函数:F(A,B,C)=∑M(0,1,3,4,6) 求解 - 作业帮
师肢15128267573…… [答案] 74ls138的输出为Y0',Y1'......Y7' Y0'对应为输入(A,B,C)=(0,0,0),Y1'=(1,0,0),Y3'=(1,1,0).......Y6'... 将5个Y'输出加非门后加或门,也可以用与非门得出逻辑函数F.
@郟韩1060：用74LS138译码器实现如下逻辑函数:F(A,B,C)=∑M(1,3,5) -
师肢15128267573…… F(A,B,C)=∑m(1,3,5),如下图:
@郟韩1060：试用74ls138设计一个地址译码电路器,要求该译码器Y0到Y7对应的端口地址为250h到257h -
师肢15128267573…… 取端口地址的低3位,000~111接译码器的ABC三个输入端,译码器的输出端8路输出可作为端口的选通信号,高位地址直接接端口高位地址就可以了
@郟韩1060：试用74LS138译码器实现如下逻辑函数:F(A,B,C)=∑M(0,2,4,6) -
师肢15128267573…… 如图所示..,当输入为A'B'C'=0时,只有Y0输出端为0,其余均为1,那么Z1输出为1,Z2输出为0,所以Z3输出为1;当输入为A'B'C=1时,只有Y1输出端为0,其余均为1,那么,Z1输出为0,Z2输出也为0,所以Z3输出为0.同理可推2,3,4,5,6,7,只有当输入为0,2,4,6时,Z3输出才为1,否则为0,.不知道你要的是不是这个. 希望我的回答能帮助到你.
@郟韩1060：用74LS138设计一个译码电路,分别选4片2864,列出各芯片占的地址空间范围 -
师肢15128267573…… 2864的寻址范围是0~8192,74LS138是三八线译码器,分选4片2864,若取前4位译码输出,个芯片的地址空间(假设偏移地址为0x0000)为: 0x0000~0x1FFF; 0x2000~0x3FFF; 0x4000~0x5FFF; 0x6000~0x7FFF.
@郟韩1060：利用地址译码器74ls138设计一个译码电路,分别选中2片2764和2片6264,使得外部程序存储器的地址范围为 -
师肢15128267573…… 地址线,从来高到低 A15,A14,A13,A12,....A1,A0; 0100,源0000,00 00,0 000----4000H 0100,0000,00 00,1 000----4008H--8K 0100,0000,00 01,0 000----4010H--8k 0100,0000,00 01,1 000----4018H--8k 0100,0000,00 10,0 000----4020H--8k 取 E3 ...
@郟韩1060：用集成译码器74LS138和与非门,实现下列函数 -
师肢15128267573…… 1)Y1 = A' B' + ABC'; 把74LS138的三个输入选择信号对应为 A、B、C;则 C B A 输出 0 0 0 --- y0=0 1 0 0 --- y4=0 0 1 1 --- y3=0 Y1 = A' B' + ABC' = A' B' C' + A' B' C + ABC'; ==> Y1 = y0' + y4' + y3' =(y0 y4 y3)' ;也就是用一个三输入与非门,连接74LS138的 y0 y4 y3 输出端即可; 2)同理,将用到四与非门,自己试着去解吧;
@郟韩1060：用一个74LS138译码器实现逻辑函数 F=A`B`C`+A`BC`+AB`C`+ABC -
师肢15128267573…… A`B`C`对应000,为0输出端口;第二项对应010,为2端口;以此类推,第三项为端口6,第四项为端口7,将这四个输出端口接与门即可
@郟韩1060：用74LS138译码器实现共阴7段数码管中g的译码 -
师肢15128267573…… 74ls138是3-8线译码器,单个一般只能实现0到7的译码,二g段译码有2.3.4.5.6.8.9,要实现8,9的译码,简单的办法是将两片74LS138译码器扩展成4-16线译码器,可很容易实现共阴7段数码管g的译码.
师肢15128267573…… [答案] 74ls138功能介绍74ls138引脚图 74HC138管脚图:74LS138 为3 线-8 线译码器,共有 54/74S138和 54/74LS138 两种线路结构型式,其工作原理如下: 当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2B))为低...
@郟韩1060：试用74LS138译码器实现如下逻辑函数:F(A,B,C)=∑M(0,1,3,4,6) 求试用74LS138译码器实现如下逻辑函数:F(A,B,C)=∑M(0,1,3,4,6) 求解 - 作业帮
师肢15128267573…… [答案] 74ls138的输出为Y0',Y1'......Y7' Y0'对应为输入(A,B,C)=(0,0,0),Y1'=(1,0,0),Y3'=(1,1,0).......Y6'... 将5个Y'输出加非门后加或门,也可以用与非门得出逻辑函数F.
@郟韩1060：用74LS138译码器实现如下逻辑函数:F(A,B,C)=∑M(1,3,5) -
师肢15128267573…… F(A,B,C)=∑m(1,3,5),如下图:
@郟韩1060：试用74ls138设计一个地址译码电路器,要求该译码器Y0到Y7对应的端口地址为250h到257h -
师肢15128267573…… 取端口地址的低3位,000~111接译码器的ABC三个输入端,译码器的输出端8路输出可作为端口的选通信号,高位地址直接接端口高位地址就可以了
@郟韩1060：试用74LS138译码器实现如下逻辑函数:F(A,B,C)=∑M(0,2,4,6) -
师肢15128267573…… 如图所示..,当输入为A'B'C'=0时,只有Y0输出端为0,其余均为1,那么Z1输出为1,Z2输出为0,所以Z3输出为1;当输入为A'B'C=1时,只有Y1输出端为0,其余均为1,那么,Z1输出为0,Z2输出也为0,所以Z3输出为0.同理可推2,3,4,5,6,7,只有当输入为0,2,4,6时,Z3输出才为1,否则为0,.不知道你要的是不是这个. 希望我的回答能帮助到你.
@郟韩1060：用74LS138设计一个译码电路,分别选4片2864,列出各芯片占的地址空间范围 -
师肢15128267573…… 2864的寻址范围是0~8192,74LS138是三八线译码器,分选4片2864,若取前4位译码输出,个芯片的地址空间(假设偏移地址为0x0000)为: 0x0000~0x1FFF; 0x2000~0x3FFF; 0x4000~0x5FFF; 0x6000~0x7FFF.
@郟韩1060：利用地址译码器74ls138设计一个译码电路,分别选中2片2764和2片6264,使得外部程序存储器的地址范围为 -
师肢15128267573…… 地址线,从来高到低 A15,A14,A13,A12,....A1,A0; 0100,源0000,00 00,0 000----4000H 0100,0000,00 00,1 000----4008H--8K 0100,0000,00 01,0 000----4010H--8k 0100,0000,00 01,1 000----4018H--8k 0100,0000,00 10,0 000----4020H--8k 取 E3 ...
@郟韩1060：用集成译码器74LS138和与非门,实现下列函数 -
师肢15128267573…… 1)Y1 = A' B' + ABC'; 把74LS138的三个输入选择信号对应为 A、B、C;则 C B A 输出 0 0 0 --- y0=0 1 0 0 --- y4=0 0 1 1 --- y3=0 Y1 = A' B' + ABC' = A' B' C' + A' B' C + ABC'; ==> Y1 = y0' + y4' + y3' =(y0 y4 y3)' ;也就是用一个三输入与非门,连接74LS138的 y0 y4 y3 输出端即可; 2)同理,将用到四与非门,自己试着去解吧;
@郟韩1060：用一个74LS138译码器实现逻辑函数 F=A`B`C`+A`BC`+AB`C`+ABC -
师肢15128267573…… A`B`C`对应000,为0输出端口;第二项对应010,为2端口;以此类推,第三项为端口6,第四项为端口7,将这四个输出端口接与门即可
@郟韩1060：用74LS138译码器实现共阴7段数码管中g的译码 -
师肢15128267573…… 74ls138是3-8线译码器,单个一般只能实现0到7的译码,二g段译码有2.3.4.5.6.8.9,要实现8,9的译码,简单的办法是将两片74LS138译码器扩展成4-16线译码器,可很容易实现共阴7段数码管g的译码.
