74ls138实现全减器
@支承2372：怎样用74LS138译码器构成一位全减器电路设Ai.Bi为本位数,Di - 1为低位借位,Ri为本位差,Di是向高位借位. - 作业帮
薛冉13428331256…… [答案] 自己把真值表画出来 A.被减数,B.减数,C.低位向本位的借位,P1.本位的差,P2本位向高位的借位. A B C P1 P2 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1
@支承2372：用74ls138实现一位全减器中a和b是怎样确定减数和被减数的 -
薛冉13428331256…… F = ABCA'BCAB'C = 0 中间应该是或逻辑吧? F = ABC + A'BC + AB'C = 111 + 110 + 101 = Y7 + Y6 + Y5 按照74LS138的规则,A 是低位(LSB),D 是高位(MSB). 74ls138 译码输出是低电平有效,用 74LS10 与非门,实际逻辑是输入低电平有效的或...1391
@支承2372：怎样用74LS138译码器构成一位全减器电路 -
薛冉13428331256…… 74ls138 38译码器.那你就写撒,三位吧 000 001...111,地址位三位输出译码就是前面的,至于减法加法的反码,不知道你要怎么减,不好说.要不你说具体点
@支承2372：怎样用74LS138和74LS20构成全减器,最好画出电路图 -
薛冉13428331256…… 使用逻辑函数.138不是可以输出任意的逻辑函数吗,你列出全减器的逻辑函数,然后就搞定了
@支承2372：74ls138实现全减器时,地址端的高低位接反了,结果是什么 -
薛冉13428331256…… 23434
@支承2372：请问可不可以用74ls139设计一位全加器或全减器 -
薛冉13428331256…… 74ls139是双2线-4线译码器,只有4个输出Y0~Y3,是不能设计一位全加器或全减器. 因为,一位全加器,要有两个加数,A,B,还有一位进位Cy,共三位变量,就有8个组合,即对应000~111,要用译码器,就要用8个输出端:Y0~Y7,因此,这要用3线-8线译码器,74LS138来做.
@支承2372：求全加/减器电路,很急!谢谢! -
薛冉13428331256…… 74ls83 4位二进制全加器(快速进位) 74ls161 可预置四位二进制计数器74ls183 双保留进位全加器 74ls283 4位二进制全加器 74ls190 同步可逆计数器(bcd,二进制) CD4008 4位超前进位全加器 CD40193 可预置4位二进制加/减计数器 目前没有全减器专用IC,可以采用74LS138三线—八线译码器实现
@支承2372：用数据选择器74ls153和门电路设计1位二进制全减器电路 -
薛冉13428331256…… 用数据选择器 74LS153 和门电路设计 1 位二进制全减器电路. 全减器的功能,是:CyD = A-B-C. 式中,A、B、C:是输入的三个一位数. Cy、D :输出两位数 ,分别是“借位”和“差”. 1. 根据功能要求,列出功能真值表. 2. 选用输入...
@支承2372：ZHONGLAN数字逻辑电子技术试验指导与设计.doc -
薛冉13428331256…… 『数字电子技术基础实验指导书』 实验一 实验设备认识及门电路 一、目的: 1、 掌握门电路逻辑功能测试方法; 2、 熟悉示波器及数字电路学习机的使用方法; 3、 了解TTL器件和CMOS器件的使用特点. 二、实验原理 门电路的静态特性. ...
薛冉13428331256…… [答案] 自己把真值表画出来 A.被减数,B.减数,C.低位向本位的借位,P1.本位的差,P2本位向高位的借位. A B C P1 P2 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1
@支承2372：用74ls138实现一位全减器中a和b是怎样确定减数和被减数的 -
薛冉13428331256…… F = ABCA'BCAB'C = 0 中间应该是或逻辑吧? F = ABC + A'BC + AB'C = 111 + 110 + 101 = Y7 + Y6 + Y5 按照74LS138的规则,A 是低位(LSB),D 是高位(MSB). 74ls138 译码输出是低电平有效,用 74LS10 与非门,实际逻辑是输入低电平有效的或...1391
@支承2372：怎样用74LS138译码器构成一位全减器电路 -
薛冉13428331256…… 74ls138 38译码器.那你就写撒,三位吧 000 001...111,地址位三位输出译码就是前面的,至于减法加法的反码,不知道你要怎么减,不好说.要不你说具体点
@支承2372：怎样用74LS138和74LS20构成全减器,最好画出电路图 -
薛冉13428331256…… 使用逻辑函数.138不是可以输出任意的逻辑函数吗,你列出全减器的逻辑函数,然后就搞定了
@支承2372：74ls138实现全减器时,地址端的高低位接反了,结果是什么 -
薛冉13428331256…… 23434
@支承2372：请问可不可以用74ls139设计一位全加器或全减器 -
薛冉13428331256…… 74ls139是双2线-4线译码器,只有4个输出Y0~Y3,是不能设计一位全加器或全减器. 因为,一位全加器,要有两个加数,A,B,还有一位进位Cy,共三位变量,就有8个组合,即对应000~111,要用译码器,就要用8个输出端:Y0~Y7,因此,这要用3线-8线译码器,74LS138来做.
@支承2372：求全加/减器电路,很急!谢谢! -
薛冉13428331256…… 74ls83 4位二进制全加器(快速进位) 74ls161 可预置四位二进制计数器74ls183 双保留进位全加器 74ls283 4位二进制全加器 74ls190 同步可逆计数器(bcd,二进制) CD4008 4位超前进位全加器 CD40193 可预置4位二进制加/减计数器 目前没有全减器专用IC,可以采用74LS138三线—八线译码器实现
@支承2372：用数据选择器74ls153和门电路设计1位二进制全减器电路 -
薛冉13428331256…… 用数据选择器 74LS153 和门电路设计 1 位二进制全减器电路. 全减器的功能,是:CyD = A-B-C. 式中,A、B、C:是输入的三个一位数. Cy、D :输出两位数 ,分别是“借位”和“差”. 1. 根据功能要求,列出功能真值表. 2. 选用输入...
@支承2372：ZHONGLAN数字逻辑电子技术试验指导与设计.doc -
薛冉13428331256…… 『数字电子技术基础实验指导书』 实验一 实验设备认识及门电路 一、目的: 1、 掌握门电路逻辑功能测试方法; 2、 熟悉示波器及数字电路学习机的使用方法; 3、 了解TTL器件和CMOS器件的使用特点. 二、实验原理 门电路的静态特性. ...
