减法计数器电路图
@谷亨808：求十进制减法计数器电路设计用D或JK触发器设计一个2位十进制减法计数器电路.4个按键表示减数,差用以为数码管显示,借位用一只LED表示.有仿真图和... - 作业帮
厍妮19291412250…… [答案] 我数字电路刚好把计数器那一章学完了,还做过了试验 用两片CC40192组成两位十进制减法计数器,输入1Hz连续技术脉冲,进行由99-00累减计数,图我不知道在电脑上怎么画,只好口述了,CC40192是16接口的,端口对应:1-D1,2-Q1,3-Q0,4-...
@谷亨808：设计一个8位减法计数器电路(7,6…0循环).用D触发器实现. -
厍妮19291412250…… D触发器可以做二进制的减法计数器,第二级的d触发器cp端接到第一级的q端就可以了 但是d触发器得连接成t'触发器
@谷亨808：设计一个8位减法计数器电路(7,6…0循环).用D触发器实现求门电路图.. - 作业帮
厍妮19291412250…… [答案] 你可以先做熟悉的事,就是用D触发器构成8位的加计数器,然后取反,如此就得到减计数器了;
@谷亨808：如何设计一个4位二进制的减法计数器,有置数清零,自启动,保持,这 -
厍妮19291412250…… 74161是四位二进制可预置数的同步加法计数器,那它单片能实现最大计数为十六进制,并可通过外加门电路来构成十六进制以下任何进制计数器,因为是同步置数,当时钟信号一到来时会置数会复位,那么就在计数到8的时候通过门电路来产生进位信号,这个进位信号又作为置数信号,那么当时钟信号一来到计数到9,又刚好能将上一次的各种控制信号置入芯片中.不需要什么译码器和脉冲发生器,就用简单的门电路即可. 希望我的回答能帮助到你.
@谷亨808：9到0减计数器的电路图设计 -
厍妮19291412250…… 你要产生频率脉冲可以用555定时器.你要实现减数的功能可以考虑用CD40192,电路都很简单,你把元件资料下载下来,照着上面现成的图下一个就是了.说实话,你要的这种功能很简单,但是网站上肯定是找不到的.
@谷亨808：74ls192的减法计数器 -
厍妮19291412250…… 11脚是预置用的,也就是说,你要预置的话,11脚是要低电平的,它是低电平有效的 ABCD是置数的值,是二进制的 你想要80的计数器的话,11是先要一个低电平,置数之后就要变成高电平,因为11脚一直是低电平的话,计数器是不工作的
@谷亨808：有没有能够做减法的逻辑电路,怎么设计
厍妮19291412250…… 用两片CC40192组成两位十进制减法计数器,输入1Hz连续技术脉冲,进行由99-00累减计数,图我不知道在电脑上怎么画,只好口述了,CC40192是16接口的,端口对应:1-D1,2-Q1,3-Q0,4-CPD,5-CPU,6-Q2,7-Q3,8-VSS,9-D3,10-D2,11-LDF...
@谷亨808：1,设计一个4位二进制减法计数器,并含有异步清零信号.2,时序逻辑门电路设计:设计一个异步复位的JK触发 -
厍妮19291412250…… 考试要求:所有考试题目必须给我以下几种答案:1、给出vhdl源程序2、给出RTL电路图3、给出时序仿真波形图 考试题目任意题目设计:设计一个4位二进制减法计数器,并含有异步清零信号.考试题目时序逻辑门电路设计:设计一个异步复位的JK触发器.
@谷亨808：把计数器电路原理说一下,谢谢 -
厍妮19291412250…… 计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能,计数器是由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS触发器、T触发器、D触发器及JK触发器等.计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,在运算器中作乘法、除法运算时记下加法、减法次数,又如在数字仪器中对脉冲的计数等等.计数器可以用来显示产品的工作状态,一般来说主要是用来表示产品已经完成了多少份的折页配页工作.它主要的指标在于计数器的位数,常见的有3位和4位的.
@谷亨808：如何将加法器和减法器电路组合在一起组合成加减法计数器 -
厍妮19291412250…… 将加法器和减法器电路组合在一起组合成加减法计数器?你这提问有点跑题了,加法器知减法器可是组合逻辑电路,完成加/减计算的.而加/减计数器却是时序逻辑电路,是计数的.虽一字之差,但作用却大不相同.计算和计数可是两码事,电路不同,作用更不同.
厍妮19291412250…… [答案] 我数字电路刚好把计数器那一章学完了,还做过了试验 用两片CC40192组成两位十进制减法计数器,输入1Hz连续技术脉冲,进行由99-00累减计数,图我不知道在电脑上怎么画,只好口述了,CC40192是16接口的,端口对应:1-D1,2-Q1,3-Q0,4-...
@谷亨808：设计一个8位减法计数器电路(7,6…0循环).用D触发器实现. -
厍妮19291412250…… D触发器可以做二进制的减法计数器,第二级的d触发器cp端接到第一级的q端就可以了 但是d触发器得连接成t'触发器
@谷亨808：设计一个8位减法计数器电路(7,6…0循环).用D触发器实现求门电路图.. - 作业帮
厍妮19291412250…… [答案] 你可以先做熟悉的事,就是用D触发器构成8位的加计数器,然后取反,如此就得到减计数器了;
@谷亨808：如何设计一个4位二进制的减法计数器,有置数清零,自启动,保持,这 -
厍妮19291412250…… 74161是四位二进制可预置数的同步加法计数器,那它单片能实现最大计数为十六进制,并可通过外加门电路来构成十六进制以下任何进制计数器,因为是同步置数,当时钟信号一到来时会置数会复位,那么就在计数到8的时候通过门电路来产生进位信号,这个进位信号又作为置数信号,那么当时钟信号一来到计数到9,又刚好能将上一次的各种控制信号置入芯片中.不需要什么译码器和脉冲发生器,就用简单的门电路即可. 希望我的回答能帮助到你.
@谷亨808：9到0减计数器的电路图设计 -
厍妮19291412250…… 你要产生频率脉冲可以用555定时器.你要实现减数的功能可以考虑用CD40192,电路都很简单,你把元件资料下载下来,照着上面现成的图下一个就是了.说实话,你要的这种功能很简单,但是网站上肯定是找不到的.
@谷亨808：74ls192的减法计数器 -
厍妮19291412250…… 11脚是预置用的,也就是说,你要预置的话,11脚是要低电平的,它是低电平有效的 ABCD是置数的值,是二进制的 你想要80的计数器的话,11是先要一个低电平,置数之后就要变成高电平,因为11脚一直是低电平的话,计数器是不工作的
@谷亨808：有没有能够做减法的逻辑电路,怎么设计
厍妮19291412250…… 用两片CC40192组成两位十进制减法计数器,输入1Hz连续技术脉冲,进行由99-00累减计数,图我不知道在电脑上怎么画,只好口述了,CC40192是16接口的,端口对应:1-D1,2-Q1,3-Q0,4-CPD,5-CPU,6-Q2,7-Q3,8-VSS,9-D3,10-D2,11-LDF...
@谷亨808：1,设计一个4位二进制减法计数器,并含有异步清零信号.2,时序逻辑门电路设计:设计一个异步复位的JK触发 -
厍妮19291412250…… 考试要求:所有考试题目必须给我以下几种答案:1、给出vhdl源程序2、给出RTL电路图3、给出时序仿真波形图 考试题目任意题目设计:设计一个4位二进制减法计数器,并含有异步清零信号.考试题目时序逻辑门电路设计:设计一个异步复位的JK触发器.
@谷亨808：把计数器电路原理说一下,谢谢 -
厍妮19291412250…… 计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能,计数器是由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS触发器、T触发器、D触发器及JK触发器等.计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,在运算器中作乘法、除法运算时记下加法、减法次数,又如在数字仪器中对脉冲的计数等等.计数器可以用来显示产品的工作状态,一般来说主要是用来表示产品已经完成了多少份的折页配页工作.它主要的指标在于计数器的位数,常见的有3位和4位的.
@谷亨808：如何将加法器和减法器电路组合在一起组合成加减法计数器 -
厍妮19291412250…… 将加法器和减法器电路组合在一起组合成加减法计数器?你这提问有点跑题了,加法器知减法器可是组合逻辑电路,完成加/减计算的.而加/减计数器却是时序逻辑电路,是计数的.虽一字之差,但作用却大不相同.计算和计数可是两码事,电路不同,作用更不同.
